[发明专利]数据存储设备及数据计算方法

说明书

技术领域

本申请涉及计算机应用技术领域，特别是涉及数据存储设备及数据计算方法。

背景技术

数据存储和数据计算，是计算机的两项基本功能，在现有的计算机体系结构中，存储和计算两项功能是由计算机的不同部分完成。其中，数据存储在硬盘等存储设备中，而数据计算是由CPU完成。当计算机需要进行计算操作时，首先需要将数据从存储设备读取到内存中，然后再将数据从内存读取到CPU中进行计算，计算完成后，先将计算结果写入内存，然后再将计算结果从内存中写入存储设备。

根据以上描述可知，在一次完整的计算流程中，至少需要经历两次内存与存储设备之间的数据传输。参见图1所示，在现有的计算机体系结构中，内存与存储设备之间的数据传输是通过IO总线(输入输出总线，例如PCIE总线、SATA总线等)实现的，相对于CPU与内存之间的内存总线而言，IO总线的传输速率较低，成为系统的传输瓶颈，为了完成一次计算，需要多次使用低速的IO总线传输数据，造成很大的数据时延，从而影响系统整体的处理效率。

发明内容

为解决上述技术问题，本申请实施例提供一种数据存储设备及数据计算方法，以提高计算机进行计算时的处理效率，技术方案如下：

一种数据存储设备，该设备包括：计算模块、读写控制模块和存储介质；

所述读写控制模块，用于根据接收到的数据计算请求，将所述存储介质中的源数据传输至所述计算模块，其中，数据在所述读写控制模块与所述计算模块之间以片内方式进行传输；

所述计算模块，用于根据所述数据计算请求，对所述源数据进行计算，得到计算结果。

在本申请的一种实施方式中，所述读写控制模块，还用于根据所述数据计算请求，对所述计算模块的计算结果进行分配处理。

在本申请的一种实施方式中，所述读写控制模块，包括：

请求接收单元，用于接收系统CPU发送的数据计算请求；

源数据读取控制单元，用于根据所述数据计算请求，从所述存储介质中读取源数据；

源数据发送控制单元，用于将所述源数据读取单元读取的源数据，发送至所述计算模块。

在本申请的一种实施方式中，所述读写控制模块，还包括：

第一计算结果处理单元，用于将所述计算模块的计算结果返回给所述系统CPU。

在本申请的一种实施方式中，所述读写控制模块，还包括：

第二计算结果处理单元，用于将所述计算模块的计算结果写入所述存储介质。

在本申请的一种实施方式中，所述计算模块，包括以下一种或多种计算功能单元，以完成不同类型的运算操作：

算数单元、过滤单元、排序单元、归并单元。

在本申请的一种实施方式中，所述计算模块与所述读写控制模块为：

同一FPGA芯片中的不同逻辑单元。

在本申请的一种实施方式中，所述计算模块与所述读写控制模块为：

同一ASIC/SOC芯片中的不同处理核心。

一种数据计算方法，所述方法数据存储设备中实现，所述数据存储设备包括计算模块、读写控制模块和存储介质，所述方法包括：

读写控制模块根据接收到的数据计算请求，将所述存储介质中的源数据传输至所述计算模块；

计算模块根据所述数据计算请求，对所述源数据进行计算，得到计算结果；

其中，所述计算模块、读写控制模块和存储介质位于相同的数据存储设备中，数据在所述读写控制模块与所述计算模块之间以片内方式进行传输。

在本申请的一种实施方式中，上述方法还包括：

所述读写控制模块根据所述数据计算请求，对所述计算模块的计算结果进行分配处理。

在本申请的一种实施方式中，所述将所述存储介质中的源数据传输至所述计算模块：包括：

从所述存储介质中读取源数据；

将所读取的源数据发送至所述计算模块。

在本申请的一种实施方式中，所述对所述计算模块的计算结果进行分配处理，包括：

将所述计算模块的计算结果返回给所述系统CPU。

在本申请的一种实施方式中，所述对所述计算模块的计算结果进行分配处理，包括：

将所述计算模块的计算结果写入所述存储介质。

在本申请的一种实施方式中，所述对所述源数据进行计算，包括以下一种或多种计算方式：

算数计算、过滤计算、排序计算、归并计算。