[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件制造技术领域，更具体地说，涉及一种半导体器件及其制造方法。

背景技术

在半导体器件制造过程中，为了缓和器件的热载流子效应，在采用中等或大剂量的离子注入工艺形成源/漏之前，常采用小剂量的离子注入工艺进行轻掺杂漏(LDD)的注入。

参考图1，图1为现有技术中常见的半导体器件的剖面结构示意图，图中示出了基底1；位于基底1上的栅极2；位于栅极2两侧的侧墙3；位于侧墙3下方基底1内的LDD区4；位于侧墙3两侧基底1内的源区5和漏区6。

现有工艺过程中，在形成栅极2之后，采用小剂量的离子注入工艺进行LDD注入，之后在栅极2两侧形成侧墙3，再采用中等或大剂量的离子注入工艺进行源/漏注入，然后退火，分别在侧墙3两侧的基底1内形成源区5和漏区6。基底1内分别与源区5和漏区6相邻、由小剂量离子注入工艺而形成的区域称为LDD区4。

在形成源区5和漏区6时由于采用了退火工艺步骤，故所述LDD区4因扩散作用而延伸至栅极2下方并与栅极2形成具有一定长度的交叠区域，图1中示出了交叠区域的长度b，因此，所述LDD区4的总长度为：侧墙3的宽度a(即侧墙3下方LDD区的长度)和LDD区4与栅极2所形成的交叠区域的长度b之和。

在栅极2宽度一定的情况下，所述LDD区4与栅极2所形成的交叠区域的长度b越长，则沟道长度c越短，沟道长度c的变短将极可能引发短沟道效应，进而影响器件的整体性能，因此，为了防止短沟道效应的发生，在器件的形成过程中，应控制沟道长度c不能过短(或小于某一极限值)。又由于在栅极2宽度一定的情况下，沟道长度c取决于LDD区4与栅极2所形成的交叠区域的长度b，故为了防止短沟道效应的发生，应控制LDD区4与栅极2所形成的交叠区域的长度b。

但是，现有工艺中很难有效地控制LDD区与栅极所形成的交叠区域的长度，进而无法控制沟道的长度。

发明内容

有鉴于此，本发明提供一种半导体器件及其制造方法，该方法能够有效地控制器件中LDD区与栅极所形成的交叠区域的长度，进而达到控制沟道长度的目的，避免短沟道效应的发生。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件制造方法，该方法包括：

提供基底；

在所述基底上形成栅极；

在所述栅极两侧的基底上形成补偿侧墙；

在所述补偿侧墙两侧的基底内形成浅阱区。

优选的，上述方法还包括：

去除所述补偿侧墙；

在所述栅极两侧的基底上形成主侧墙；

在所述主侧墙两侧的基底内进行源区和漏区的掺杂；

对所述基底进行退火处理。

优选的，上述方法中，所述补偿侧墙和主侧墙的的材料均为氮化硅。

优选的，上述方法中，所述补偿侧墙的宽度小于所述主侧墙的宽度。

优选的，上述方法中，在所述补偿侧墙两侧的基底内形成浅阱区采用轻掺杂漏离子注入工艺。

优选的，上述方法中，在所述主侧墙两侧的基底内进行源区和漏区的掺杂采用离子注入工艺。

优选的，上述方法中，在所述栅极两侧的基底上形成补偿侧墙，具体包括：

在所述基底表面形成第一氮化硅层；

采用干法刻蚀工艺对所述第一氮化硅层进行反刻，在所述栅极两侧的基底上形成补偿侧墙。

优选的，上述方法中，在所述栅极两侧的基底上形成主侧墙，具体包括：

在所述基底表面形成第二氮化硅层；

采用干法刻蚀工艺对所述第二氮化硅层进行反刻，在所述栅极两侧的基底上形成主侧墙。

本发明还提供了一种半导体器件，该半导体器件包括：

基底；

位于所述基底上的栅极；

位于所述栅极两侧基底上的补偿侧墙；

位于所述补偿侧墙两侧基底内的浅阱区，所述浅阱区与所述补偿侧墙没有形成交叠区域。

优选的，上述半导体器件中，所述补偿侧墙的材料为氮化硅。