[发明专利]一种反激式变换器中的采样保持电路

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种反激式变换器中的采样保持电路。

背景技术

在交流-直流转换器(如交流-直流LED恒流驱动器)设计中，基于单级反馈的反激式转换器具有外围电路简单，板级电路器件数目少等优点。

图1是现有的基于单级反馈的反激式转换器示意图。图1中，主级电感电流在NMOS开关管M1的每个开启周期内，通过该开关管M1流经至采样保持电路。该采样保持电路对该主级电感电流所对应的电压信号做采样，并将该采样值保持一定时间，从而得到采样保持信号，通常称该主级电感电流所对应的电压信号为主级电感电流采样信号。反馈控制电路接收来自采样保持电路的采样保持信号，并接收来自开关管M1的主级电感电流信号，根据该主级电感电流信号斜率调整PWM(脉冲宽度调制)信号的脉宽，并将该调整脉宽后的PWM信号发送至采样保持电路，从而构成了一个反馈回路。

图2是现有的采样保持电路的原理图；其中，SW1为采样开关，CLK为开关的控制信号。当CLK为逻辑高电平“1”时，开关SW1闭合，电路通过该开关SW1对电容C1充放电进行采样。当CLK为逻辑低电平“0”时，开关SW1断开，电路通过电容C1上的电荷进行保持。

图3是现有技术中的输入电压不变情况下PWM信号、主级电感电流采样信号、CLK信号、采样保持电路输出信号波形关系示意图；其中，PWM信号是方波信号，主级电感电流采样信号(即主级电感电流转换成的电压信号)是锯齿波形信号。

由图3可知，如果CLK信号的下降沿早于PWM信号的下降沿，那么采样保持电路的输出电压G2将小于主级电感峰值电流转换成的电压值G1，因此采样保持电路的输出存在一定误差，且误差值为G1-G2。如果CLK信号的下降沿晚于PWM信号的下降沿，那么采样保持电路的输出信号将变形(参见图3最下图)，采样失败。因此，考虑到可靠性设计，现有技术通常会使CLK信号的下降沿早于PWM信号的下降沿。这样虽然会使采样值与主级电感峰值所对应的电压值之间存在误差，但是却能够保证采样保持电路能够正常工作。然而，采样值与主级电感峰值电流所对应的电压之间的误差会对反激式变换器的精度产生很大影响，其中被影响的一个重要参数线性调整度。在反激式变换器中，线性调整度是指随着交流市电电压峰值的变化，母线电压随之变化，从而造成的输出电流变化的大小。

返回至图1，市政电压是交流电，其电压峰值由于所在电网的类型不同和当时电网负载的不同而变化(如从85伏到265伏变化)，主级电感峰值电流不断变化，从而导致采样保持电路采样不准确，影响反激式变换器性能。下面以市政电压由小变大为例进行阐述。

随着市政电压的增大经整流桥后母线电压增大，在开关M1开启周期内，主级电感电流的斜率增大，从而使反馈控制电路输出的PWM(脉冲宽度调制)信号脉宽变小，进而开关控制信号CLK脉宽变小，如图4所示。

图4是现有技术中的输入电压变化情况下PWM信号、主级电感电流采样信号、CLK信号、采样保持电路输出信号波形关系示意图。

图4中，在市政电压较大时，采样保持电路的输出电压G2与主级电感峰值电流所对应的电压G1之间的误差为G1-G2；当市政电压值较小时，采样保持电路的输出电压G3与主级电感峰值电流所对应的电压G1之间的误差为G1-G3。由于市政电压高时主级电感电流采样信号斜率大，市政电压低时主级电感电流采样信号斜率小，因此采样值G2大于采样值G3。因此，采样保持电路的输出电压不稳定，采样结果不一致，时高时低，采样不准确。而采样不准确将直接影响反激式变换器的输出电流精度，进而影响反激式变换器性能。

发明内容

本发明提供了一种能够解决以上问题的反激式变换器中的采样保持电路。

在第一方面，本发明提供了一种采样保持电路。该采样保持电路包括输入端，以及包括采样开关、电容，并且该采样保持电路还包括采样补偿模块。该采样补偿模块一端连接至该采样开关的第一端与所述输入端之间的第一连接点，该采样补偿模块另一端连接至该采样开关的第二端与所述电容之间的第二连接点。该采样补偿模块在所述第一连接点电压高于所述第二连接点电压时为所述电容充电，直到该第二连接点电压等于该第一连接点电压。

在第二方面，本发明提供了一种反激式变换器，且该反激式变换器包括第一方面所述的采样保持电路。

本发明通过采样补偿模块将采样值提高至主级电感电流采样信号的峰值，从而使采样保持电路输出稳定，采样准确，提供了反激式变换器的性能。

附图说明

图1为现有的基于单级反馈的反激式转换器示意图；