[发明专利]一种适用于高速模数转换器的电压缓冲器

说明书

技术领域

本发明属于混合信号集成电路设计领域，特别涉及一种电压缓冲器，该缓冲器能快速稳定片上参考电压。

背景技术

当前最普遍的芯片封装方式是COB(Chip On Board)，而COB可以借助焊线连接或覆晶式连接。

焊线连接，顾名思义，其将芯片固定在电路基板上，并借助细金属焊线将芯片的引脚接入到基板上相应点，焊线连接是目前发展最为成熟的一种方式，但随着芯片工作速度的提高，由细金属焊线引入的电感的作用开始凸现，该焊线电感以引起芯片内部振荡等方式极大制约着芯片工作速度的提升。覆晶式连接借助特殊工艺，在电路基板金属层及芯片底层生成对应的凸焊点，只需将芯片翻转将底层凸焊点键合到基板上即可实现连接，其具有最短的连接长度、最佳的电气特性和较高的输入输出接入点密度，覆晶式连接是未来最具潜力的封装方式。但目前来看，迫于成本等因素，应用最广泛的封装方式仍然是焊线连接。

焊线电感与芯片内部阻容性负载构成一个复杂的包含电感、电阻及电容的网络，该网络很容易振荡，从而使得芯片无法正常工作。一个很直观的例子是，模数转换器将输入信号与参考电压作比较，并由此得到输入信号对应的数字输出码，而可以预计如果该包含电感、电阻及电容的网络引起模数转换器的参考电压振荡，最终的数字输出码将不能正确反映输入信号。为解决焊线电感引起的参考电压振荡，前人依据不同的应用及不同的指标设计出了不少电压缓冲器，试图稳定参考电压。图1揭示了电压缓冲器与模数转换器的连接关系，正向输入电压V_IP及负向输入电压V_IN经过焊线后进入电压缓冲器，电压缓冲器的正向输出电压为VRP，电压缓冲器的负向输出电压为VRN，VRP及VRN为比较稳定的电压，其为模数转换器提供比较用的参考电压，V(t)为模数转换器的输入信号，Dout为模数转换器的输出数字码；而若不加电压缓冲器，V_IP及V_IN经焊线后直接作为模数转换器的参考电压，其极易振荡，由此最终得到的输出码Dout不能正确的代表输入信号V(t)。

图2和图3给出了较为经典的两种带等效负载的电压缓冲器结构。图2所示将运算放大器(AMP)的输出接至放大器负输入端，构成负反馈，使得环路增益近似为1，构成电压缓冲器；VDD为电压缓冲器的供电电源；GND为电压缓冲器的地电位；V_I为电压缓冲器的输入电压；Vref为电压缓冲器的输出；PAD1为基板焊点；PAD2为芯片内部焊点；Bonding-Wire为焊线，根据工业界实际测试情况，该焊线可等效为电感与电阻的串联；电压缓冲器的负载(模数转换器)可等效为开关K及电容C，据模数转换器的中间结果，开关周期性的闭合及断开，从而电容周期性的充放电。图3所示直接用源极跟随器构成缓冲器，其交流增益同样近似为1；M0为NMOS管；理想电流源I_B用作偏置；VDD、GND、V_I、Vref、PAD1、PAD2、K及C的含义与图2一致。这两种结构存在以下固有的弊端：

图2所示结构的两个重要指标是运算放大器的增益带宽积(GBW)和功耗。随着电路速度的提高，势必增加对GBW的要求，而在深亚微米下，设计高GBW的运算放大器本身就是一个重要课题：单级放大器，其增益受限深亚微米工艺的本征增益，往往很难超过40dB；采用多级级联放大器或其他增益提高技术，首先其功耗势必大幅度增加，其次，需要精心设计其非主极点，以保证稳定性。

图3所示结构，其只存在一个极点，稳定性容易保证，同时由于只有一级，相比图2所示结构，其功耗也较低。该结构存在的突出问题是其输出电阻在1/g_m0量级(g_m0为M0管的跨导，其用于描述MOS管将电压转换为电流的能力，具体可参考相关模拟电路书籍，如《Design of Analog CMOS Integrated Circuits》，Behzad Razavi)，该电阻决定的时间常数仍较大，限制了参考电压达到额定精度的速度。

发明内容

本发明的目的是为克服已有技术的不足之处，提出一种适用于高速模数转换器的电压缓冲器，本发明提出的电路，其功耗与源极跟随器型电压缓冲器相当，但电流效率更高，因此具有充电速度更快，参考电压更快达到额定精度的特点，可以满足各类要求参考电压快速稳定的应用场合。