[发明专利]一次可编程存储单元及其制造方法和一次可编程存储阵列有效

专利信息
申请号: 201110219592.2 申请日: 2011-08-02
公开(公告)号: CN102324428A 公开(公告)日: 2012-01-18
发明(设计)人: 梁擎擎;朱慧珑;钟汇才 申请(专利权)人: 长沙艾尔丰华电子科技有限公司
主分类号: H01L27/112 分类号: H01L27/112;H01L21/8246;G11C17/14
代理公司: 北京正理专利代理有限公司 11257 代理人: 李娜
地址: 410100 湖南省长沙市长沙经*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一次 可编程 存储 单元 及其 制造 方法 阵列
【说明书】:

技术领域

本发明涉及半导体制造技术领域,尤其涉及一次性可编程(One-Time-Programmable,OTP)存储单元,包含这种存储单元的存储装置以及制造所述一次性可编程存储单元的方法。

背景技术

一次可编程存储装置是非易失性存储装置,其特点是一次编程存储信息,即使断电信息也能永久保存。由于工艺简单、价格低廉,一次可编程存储装置广泛应用于各种半导体产品。一次可编程存储装置的存储单元的例子包括,例如美国专利No.5943264中提出的由一个NMOS晶体管和一个PN结串联构成的存储单元,例如美国专利No. 6215140中提出的电容器和二极管构成的存储单元,以及美国专利No. 6822888提出的由NMOS晶体管和MOS电容串联的存储单元。

发明内容

根据本发明的第一方面,提供了一种可用于存储阵列的一次性可编程存储单元,该存储单元包括:

包括第一电极、位于第一电极上的第一电介质层和位于所述第一电介质层上的第二电极的电容器,该第一电极由形成在半导体衬底中的掺杂区域或者形成在绝缘衬底上的导电材料层形成,所述第二电极由第一多晶硅或多晶硅锗层形成; 

MOS晶体管,包括有源层和位于该有源层上的栅极电介质层和栅极导体,该MOS晶体管的沟道区位于所述栅极电介质层下方的所述有源层中且源区和漏区分别位于所述沟道区两侧的所述有源层中,所述有源层位于与所述第一电介质层采用相同的工艺同时形成在所述半导体衬底上或绝缘衬底上的第二电介质层上,并且所述有源层由与所述第一多晶硅或多晶硅锗层采用相同的工艺同时形成的第二多晶硅或多晶硅锗层形成;以及

形成在所述电容器和所述MOS晶体管上的层间绝缘层,

所述电容器的第二电极与所述MOS晶体管的漏区通过形成在所述层间绝缘层中的导电通路和形成在所述层间绝缘层上的导电互连电连接。

可选地,所述半导体衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底,所述绝缘衬底由玻璃或聚酯材料形成。

可选地,所述第一和第二多晶硅层由通过激光退火非晶硅形成的颗粒尺寸为50nm-100um多晶硅形成。

根据本发明的第二方面,还提供了一种包含如上所述的一次性可编程存储单元的一次性可编程存储阵列。

根据本发明的第三方面,提供了一种制造一次性可编程存储单元的方法,该一次性可编程存储单元包括电容器和MOS晶体管,该方法包括:

对半导体衬底的一部分进行离子注入,以形成用作所述电容器的第一电极的掺杂区;

在所述半导体衬底上沉积电介质层;

在所述电介质层上形成多晶硅层或多晶硅锗层;

图案化所述多晶硅层或多晶硅锗层,以形成所述多晶硅层或多晶硅锗层的分离的第一部分和第二部分,所述第一部分用作所述电容器的第二电极;

在所述第二部分上形成栅极电介质和栅极导体; 

以所述栅极导体为掩模,对所述多晶硅层或多晶硅锗层的第二部分进行离子注入,以形成所述MOS晶体管的源区和漏区;以及

形成层间绝缘层;

形成贯穿所述层间绝缘层到达所述多晶硅层或多晶硅锗层的第一部分的第一导电通路和贯穿所述层间绝缘层到达所述MOS晶体管的漏区的第二导电通路;

在所述层间绝缘层上形成连接所述第一导电通路和第二导电通路的导电互连。

可选地,所述半导体衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底。

根据本发明的第四方面,提供了另一种制造一次性可编程存储单元的方法,该一次性可编程存储单元包括电容器和MOS晶体管,该方法包括:

在绝缘衬底的一部分上形成导电材料层,以用作所述电容器的第一电极;

在所述绝缘衬底和所述导电材料层上形成电介质层;

在所述电介质层上形成多晶硅层或多晶硅锗层;

图案化所述多晶硅层或多晶硅锗层,以形成所述多晶硅层或多晶硅锗层的分离的第一部分和第二部分,所述第一部分用作所述电容器的第二电极;

在所述第二部分上形成栅极电介质和栅极导体; 

以所述栅极导体为掩模,对所述多晶硅层或多晶硅锗层的第二部分进行离子注入,以形成所述MOS晶体管的源区和漏区,以及

形成层间绝缘层;

形成贯穿所述层间绝缘层到达所述多晶硅层或多晶硅锗层的第一部分的第一导电通路和贯穿所述层间绝缘层到达所述MOS晶体管的漏区的第二导电通路;

在所述层间绝缘层上形成连接所述第一导电通路和第二导电通路的导电互连。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长沙艾尔丰华电子科技有限公司,未经长沙艾尔丰华电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110219592.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top