[发明专利]存储器及其形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及存储器及其形成方法。

背景技术

现有存储器(比如闪存)一般还包括多晶硅-多晶硅-衬底(PPS，poly-poly-substrate)电容器，所述PPS电容器的三个电极分别为控制栅多晶硅、浮栅多晶硅以及半导体衬底，因为所述PPS电容器的电容值是以控制栅多晶硅和浮栅多晶硅为两个电极的电容器的电容值，以及以浮栅多晶硅和半导体衬底为两个电极的电容器的电容值之和，所以所述PPS电容器的电容值比较大。

目前，存储器的形成方法包括：如图1所示，提供半导体衬底100，所述半导体衬底100包括存储器区域A、电容器区域B，以及隔离相邻存储区域A与电容器区域B的隔离结构20；在所述半导体衬底100表面依次形成隧穿氧化层110和浮栅多晶硅层120。如图2所示，在所述浮栅多晶硅层120表面形成具有开口的掩膜层(未示出)；沿所述开口依次刻蚀所述浮栅多晶硅层120和隧穿氧化层110，直至暴露所述隔离结构20。如图3所示，暴露所述隔离结构20后，在所述隔离结构20表面和剩余的浮栅多晶硅层120表面依次形成控制栅氧化层130和控制栅多晶硅层140。如图4所示，在控制栅多晶硅层140表面形成含有开口30的掩膜层150，所述开口30位于电容器区域B，所述开口30的位置对应于后续与浮栅多晶硅层120连接的第一导电插塞的位置，沿所述开口30依次刻蚀控制栅多晶硅层140和控制栅氧化层130，直至暴露所述浮栅多晶硅层120，形成第一通孔。如图5所示，在所述控制栅多晶硅层140表面形成含有开口的掩膜层160，所述开口的位置对应于后续与位于电容器区域B的半导体衬底连接的第二导电插塞的位置，沿所述开口依次刻蚀控制栅多晶硅层140、控制栅氧化层130、浮栅多晶硅层120、浮栅氧化层110，直至暴露半导体衬底100；在电容器区域B形成第一导电插塞和第二导电插塞；在存储区域A形成存储单元(未示出)。

但是上述方法工艺复杂，而且需要额外增加光罩掩模和相应的工艺流程来形成PPS电容器，这样既增加了工艺制造成本，也不利于提高生产效率。

发明内容

本发明解决的问题是提供一种存储器及其形成方法，以解决现有存储器形成方法工艺复杂，生产成本高，不利于提高效率的问题。

为解决上述问题，本发明提供了一种存储器形成方法，包括：

提供半导体衬底，所述半导体衬底表面依次形成有第一介质层和第一多晶硅层；

依次刻蚀所述第一多晶硅层、第一介质层、半导体衬底，形成第一凹槽，所述第一凹槽将半导体衬底分为存储区域和电容器区域；

形成填充满所述第一凹槽的第一隔离结构；

在所述第一多晶硅层表面依次形成第二介质层和第二多晶硅层；

刻蚀所述第二多晶硅层，形成暴露第二介质层的第一开口，所述第一开口的位置与部分第一隔离结构及部分电容器区域对应；

在所述存储区域形成存储单元。可选地，所述电容器区域包括靠近所述第一隔离结构内边缘和远离所述第一隔离结构的外边缘，在所述存储区域形成存储单元的步骤还包括：在电容器区域的外边缘形成暴露所述半导体衬底的第二通孔。可选地，所述第一介质层的材料是二氧化硅，厚度是80-120埃。

可选地，所述第一多晶硅层的厚度是200-600埃。

可选地，所述第二介质层是多层堆叠结构，包括依次形成的二氧化硅层、氮化硅层、二氧化硅层，所述第二介质层的厚度是80-150埃。

可选地，所述第二介质层的材料是二氧化硅，厚度是80-150埃。

可选地，所述第二多晶硅层的厚度是500-1000埃。

相应地，本发明还提供通过上述方法中任意一项所形成的存储器，包括：半导体衬底，所述半导体衬底包括存储区域、电容器区域、以及隔离相邻存储区域和电容器区域的隔离结构，其中，所述存储区域表面形成有存储单元，所述电容器区域表面依次形成有第一介质层、第一多晶硅层、第二介质层、第二多晶硅层；所述隔离结构位于半导体衬底和第一多晶硅层内。

与现有技术相比，本发明的技术方案具有以下优点：先在半导体衬底表面形成第一介质层和第一多晶硅层，然后形成定义存储区域和电容器区域的第一凹槽，以及填充满所述第一凹槽的第一隔离结构，从而在定义存储区域和电容器区域的同时，将第一多晶硅层断开为位于存储区域的部分和位于电容器区域部分。在刻蚀第一多晶硅层形成电容器区域第一多晶硅电极的时候，同时刻蚀形成隔离沟槽，由于采用了一步光刻和刻蚀工艺同时形成电极及隔离沟槽，简化了工艺步骤，降低了工艺成本。

附图说明