[发明专利]台面工艺可控硅芯片结构和实施方法

说明书

技术领域

本发明涉及一种台面工艺可控硅芯片结构，还涉及一种台面工艺可控硅芯片实施方法，属于电力半导体器件制造技术领域。

背景技术

功率可控硅在中、高压电力半导体器件芯片的制造中，至今仍广泛采用台面工艺制造技术，如图1-4所示，硅圆片正面的沟槽内生长了一层30～50um厚的钝化玻璃膜，由于该玻璃膜的膨胀系数比硅大很多（一般钝化玻璃的膨胀系数为4.4±0.4×10^-6 /℃，而硅的膨胀系数为2.6×10^-6 /℃），玻璃烧结完成后，正面沟槽内的玻璃膜产生了一个很大的收缩应力，拉动硅圆片向上弯曲，由于硅圆片的弯曲使得硅片中心区域和光刻掩膜版不能贴紧而产生缝隙，造成废品产生，经常会掉片，且硅圆片破碎率很高，这种方法只适合于Φ2英寸～Φ4英寸硅圆片的制程，很难将以上技术用于Φ5英寸～Φ4英寸的硅圆片制程。

发明内容

本发明的目的是提供一种台面工艺可控硅芯片结构，还提供一种台面工艺可控硅芯片实施方法。

本发明采用的技术方案是：台面工艺可控硅芯片结构，包括N⁺型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO₂保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO₂保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N⁺型阴极区，所述对通隔离扩散区底部设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述背面P型区和玻璃钝化膜表面上设有多层金属电极。

所述对通隔离扩散区深度为100-180um，所述对通隔离扩散区宽度的最小值为80-200um。

台面工艺可控硅芯片实施方法，包括生长氧化层步骤、光刻对通隔离扩散区窗口步骤、对通隔离扩散步骤、正面P型短基区和背面P型阳基区扩散步骤、光刻阴极区窗口步骤、阴极区磷扩散步骤、光刻沟槽窗口及沟槽腐蚀步骤、沟槽内填充玻璃及烧结步骤、光刻引线孔步骤、正面蒸镀铝膜步骤、反刻铝电极步骤、背面蒸镀金属电极步骤和后续处理步骤，所述生产氧化层步骤为硅单晶片化学抛光、清洗及生长氧化层；所述对通隔离扩散步骤为对通隔离扩散，形成P型隔离带；所述正面P型短基区和背面P型阳基区扩散步骤为正面P型短基区和背面P型阳极区进行同时扩散并生长氧化层；所述阴极区磷扩散步骤为N⁺型阴极区磷扩散并生长氧化层；所述光刻沟槽窗口及沟槽腐蚀步骤为光刻正面的腐蚀窗口，并在正面腐蚀出一定深度的环形沟槽；所述沟槽内填充玻璃及烧结步骤为在沟槽内填充玻璃并进行烧结，烧成后的玻璃膜作为P-N结的终端钝化膜，生长LTO钝化膜，对玻璃膜进行保护；所述光刻引线孔步骤为在正面光刻门极区和阴极区的引线孔，在正面蒸镀铝膜，反刻正面的铝电极，合金，去除背面氧化层，背面蒸镀金属电极；所述后续处理步骤为芯片测试和分选，划片，进行芯片分离，检验、包装，所述光刻阴极区窗口步骤为光刻正、背面的腐蚀窗口；并在正、背面同时腐蚀出沟槽，沟槽深度为100-180um，沟槽宽度为80-200um，背面沟槽一定处在背面的对通隔离区内，且槽内的硅表面上任何一点与对通隔离P-N结的最短距离大于或等于30 um，在正面和背面的沟槽内填充玻璃并进行烧结，烧成后正面沟槽的玻璃膜作为P-N结的钝化膜，烧成后背面沟槽的玻璃膜作为平衡正面收缩力整平硅片，在玻璃转化点-（10～20）℃下退火3-6h，实现降低玻璃膨胀系数。

本发明的优点是：结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高，在硅片背面的芯片无源区挖出了一个相邻芯片共用的沟槽，我们称之谓应力平衡槽，该应力平衡槽内填充了玻璃并烧结，在其顶部和侧壁形成了一层玻璃膜，该玻璃膜利用其较大的收缩应力来抵消正面玻璃膜的收缩应力，使硅片平整、玻璃钝化后的制程无障碍、降低制程中硅圆片的破碎率，采用了两面同时加工的方法，在玻璃烧结的降温过程中增加了在“玻璃转化点-（10～20）℃”下退火工艺使玻璃膨胀系数进一步降低。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细描述。

图1为背景技术提到的台面工艺可控硅芯片结构示意图。

图2为背景技术提到的台面工艺可控硅芯片制造过程示意图。

图3为背景技术用于大直径硅圆片后的硅片弯曲度示意图。