[发明专利]时钟产生器与时钟产生方法

说明书

技术领域

本发明有关于产生一时钟信号，尤其是关于一种用以产生与输入时钟具有非谐波关系输出时钟的时钟产生器与相关的时钟产生方法。

背景技术

随着半导体技术的发展，单一电子装置本身可支持越来越多的功能，举例来说，多重射频的整合型芯片产品(multi-radio combo-chip product)可支持多个通讯协议，而所有的射频振荡器应该要被适当设计以避免彼此间的冲突，明确来说，好的隔离度是需要的，此外，还应该要避免对应不同射频的振荡器之间的注入牵引(injection pulling)干扰，举例来说，功率放大器(power amplifier，PA)输出的很强的谐波对于电感电容谐振振荡器(LC-tank oscillator)所造成的牵引应该要被避免；此外，对应另一射频的功率放大器输出信号或本地振荡信号对于电感电容谐振振荡器所造成的牵引也应该要被避免。因此，使得频率规划变的复杂以及本地振荡器的设计变的困难，特别是在模拟电路中。假若采用了模拟的作法，则需要传统的模拟功能模块(例如分频器及混波器)，以使得频率偏移比率(frequency offset ratio)被限定为一个有理数，此外，还需要一电感电容谐振电路来抑制不想要的旁带突波(side-band spur)，因此也无可避免地会消耗很大的电路面积与电流。

所以，需要一种创新的非谐波时钟产生器(non-harmonic clock generator)，其可采用数字的实现方式，多个通过频率转换(frequency translation)来产生与输入时钟具有非谐波关系的输出时钟，且另可采用自动校正程序来校正时钟沿旋转器的时序不匹配以对相位误差进行补偿。

发明内容

有鉴于此，本发明的实施例提供了一种用以产生与输入时钟具有非谐波关系的输出时钟的时钟产生器与相关的时钟产生方法，以解决上述时钟沿旋转器的时序不匹配的问题。

一方面，本发明提供了一种时钟产生器。该时钟产生器包含有：一振荡器模块、一延迟电路以及一输出模块。该振荡器模块用以提供具有多个相位的一第一时钟。该延迟电路用以延迟该第一时钟的该多个相位中的至少一个相位，以产生具有多个相位的一第二时钟。该输出模块用以接收该第二时钟并从该第二时钟的该多个相位中选取信号以产生一第三时钟，其中该第三时钟与该第一时钟之间具有一非谐波关系。

另一方面，本发明提供了一种时钟产生器。该时钟产生器包含有：一振荡器模块以及一输出模块。该振荡器模块用以提供具有多个相位的一第二时钟，且包含有：一振荡器电路，用以提供一第一时钟；以及一延迟锁定回路，用以依据该第一时钟来产生该第二时钟。该输出模块用以接收该第二时钟，并从该第二时钟之该多个相位中选取信号以产生一第三时钟，其中该第三时钟与该第一时钟之间具有一非谐波关系。

再一方面，本发明提供了一种时钟产生方法。该时钟产生方法包含有：提供具有多个相位的一第一时钟；延迟该第一时钟之该多个相位中的至少一个相位，以产生具有多个相位的一第二时钟；以及从该第二时钟的该多个相位中选取信号以产生一第三时钟。该第三时钟与该第一时钟之间具有一非谐波关系。

本发明的时钟产生器与时钟产生方法，用以产生与输入时钟具有非谐波关系的输出时钟，以解决时钟沿旋转器的时序不匹配的问题。

附图说明

图1为本发明的时钟产生器的一实施例的结构示意图；

图2为本发明时钟产生器的第一实施例的结构示意图；

图3为图2所示的第一时钟、第二时钟、多路复用器输出信号、第三时钟以及控制信号的示意图；

图4为本发明时钟产生器的第二实施例的结构示意图；

图5为图4所示的第一时钟、第二时钟、第四时钟、第一多路复用器输出信号、第三时钟以及第二多路复用器输出信号的示意图；

图6为本发明时钟产生器的第三实施例的结构示意图；

图7为图6所示的第一时钟、多个多路复用器输出、第二时钟以及第三时钟的示意图；

图8为本发明基于延迟锁定回路的非谐波时钟产生器的一实施例的结构示意图；

图9为图8所示的第一时钟、第二时钟、多路复用器输出信号以及第三时钟的示意图；

图10为本发明基于延迟锁定回路的非谐波时钟产生器的另一实施例的结构示意图；

图11为图10所示的第一时钟、第二时钟以及第三时钟的示意图；