[发明专利]应用于一存储器电路内多个存储区块的栓锁系统

说明书

技术领域

本发明是有关于一种应用于一存储器电路内多个存储区块的栓锁系统，尤指一种包括一前栓锁电路及多个后栓锁电路，且前栓锁电路及多个后栓锁电路不会同时开启的栓锁系统。

背景技术

请参照图1，图1是为背景技术说明应用于一存储器电路内多个存储区块的栓锁系统100的示意图。栓锁系统100具有多个栓锁电路L0-Ln-1，其中每一栓锁电路皆对应于一存储区块。例如，栓锁电路L0对应于存储区块B0，栓锁电路L1对应于存储区块B1，依此类推。每一栓锁电路具有一第一输入端用以接收一数据，一第二输入端，用以接收一相对应的栓锁启动信号，及一输出端，用以输出一栓锁数据至一相对应的存储区块。例如，栓锁电路L0接收数据D和栓锁启动信号LE0后，根据数据D和栓锁启动信号LE0，产生并输出栓锁数据LD0至存储区块B0。如图1所示，栓锁电路L0内的传输闸T00和传输闸T01不会同时开启亦不会同时关闭，亦即当传输闸T00开启时，传输闸T01关闭；传输闸T00关闭时，传输闸T01开启。

请参照图2，图2是为说明栓锁系统100的操作时序的示意图。如图1和图2所示，在第一时段T1时，传输闸T00开启以及传输闸T01关闭。因为传输闸T00开启，所以中间信号IS是为数据D，且传输闸T01关闭，所以栓锁电路L0的输出端的信号LD0是处于未知状态。在第二时段T2时，因为栓锁电路L0接收到栓锁启动信号LE0，所以传输闸T00关闭以及传输闸T01开启。因为传输闸T00关闭以及传输闸T01开启，此时中间信号IS仍为数据D，且栓锁电路L0的输出端的信号LD0等于中间信号IS。在第三时段T3时，栓锁启动信号LE0由逻辑高电位“1”转变为逻辑低电位“0”，所以传输闸T00开启以及传输闸T01关闭。因为传输闸T00开启，所以中间信号IS是为数据D，且传输闸T01关闭，所以栓锁电路L0的输出端的信号LD0等于中间信号IS。另外，栓锁系统100的其余栓锁电路的操作原理皆和栓锁电路L0相同，在此不再赘述。

请参照图3，图3是为说明当栓锁启动信号LE0的负缘不够陡峭时，造成栓锁电路L0的输出端的信号LD0不可预期的示意图。如图3所示，在第三时段T3时，因为栓锁启动信号LE0从逻辑高电位“1”下降到逻辑低电位“0”太慢，所以传输闸T00以及传输闸T01同时开启，造成栓锁电路L0的输出端的信号LD0并非等于中间信号IS，而是转变成为逻辑低电位“0”。

综上所述，栓锁系统100利用栓锁启动信号LE0同时控制传输闸T00以及传输闸T01，可能会造成上述栓锁电路L0的输出端的信号LD0不可预期的问题。因此，对于使用者而言，栓锁系统100并非是很好的选择。

发明内容

本发明的一实施例提供一种应用于一存储器电路内多个存储区块的栓锁(latch)系统。该栓锁系统包括一前栓锁电路及多个后栓锁电路。该前栓锁电路具有一第一输入端，用以接收一数据，一第二输入端，用以接收一前栓锁启动信号，及一输出端，用以输出一中间信号，其中该前栓锁电路是根据该数据与该前栓锁启动信号，产生该中间信号；及该多个后栓锁电路中的每一后栓锁电路具有一第一输入端，耦接于该前栓锁电路的输出端，用以接收该中间信号，一第二输入端，用以接收一相对应的后栓锁启动信号，及一输出端，用以输出一后栓锁数据至一相对应的存储区块，其中该后栓锁电路是根据该中间信号与该相对应的后栓锁启动信号，产生该后栓锁数据至该相对应的存储区块；其中该多个存储区块的数目和该多个后栓锁电路的数目相等，且每次只有一后栓锁启动信号被启动。

该前栓锁电路包括：