[发明专利]模数转换器、无线收发器以及医疗设备

说明书

本申请是申请日为2008年9月28日、申请号为200810166023.4、发明名称为“数字校准型模数转换器、使用它的无线接收电路和无线收发电路”的发明专利申请的分案申请。

技术领域

本发明涉及数字校准型模数转换器、使用它的无线接收电路和无线收发电路，尤其是涉及适合于接收用多个码率(data rate)发送的信号的数字校准型模数转换器、使用它的无线接收电路和无线收发电路。

背景技术

在非专利文献1中，作为用低耗电实现高采样速度并且高分解率的模数转换器的装置，公开了一种数字校准型模数转换器。此外，在非专利文献2中公开了一种将伪随机信号用于校准的方式的数字校准型模数转换器。在非专利文献3和非专利文献4中公开了一种具有参照模数转换器的数字校准型模数转换器。此外，与非专利文献3或4同样，在专利文献1中公开了一种具有高速低精度的模数转换器(ADC)和低速高精度的ADC的其它方式的数字校正型模数转换器。

专利文献1中公开的A/D转换器如同24所示，具有高速低精度的ADC10、低速高精度的ADC11、数据生成部12、时钟发生器13、分频器14，在数据生成部12，在从低速高精度的ADC11输出高精度的采样数据的定时，选择高精度的采样数据，在其它定时，根据低速高精度的ADC11的输出而生成插补数据，选择该插补数据或来自高速低精度的ADC10的低精度的采样数据。

[专利文献1]日本特开平6-291658号公报

[非专利文献1](A.N.Karanicolas et al.，“A 15-b1-MSample/sDigitally Self-Calibrated Pipeline ADC，”IEEE Journal of Solid-State Circuits Vol.28，No.12，pp.1207-1215(1993))

[非专利文献2]Y.Shu(Y.S.Shu et al.，A 15b-Linear，20MS/s，1.5b/Stage Pipelined ADC Digitally Calibrated with Signal-Dependent Dithering，’2006Symposia on VLSI Technology and VLSI Circuits Session C25-1(2006))

[非专利文献3]Yun Chiu(Y.Chiu et al.，“Least mean square adaptive digital background calibration of pipelined analog-to-digital converters，”IEEE Transactions on Circuits and Systems I Vol.51，pp.38-46(2004).)

[非专利文献4]大島俊他、「パィプラィン型ADCの高速デジタルバックグランドキャリブレ一ション」、(社)電子情報通信学会信学技法VLD2006-138，2007年

发明内容

为了实现能接收以多个码率发送的信号的无线收发电路，例如与面向无线LAN等的与高采样速度工作、面向移动电话等的低采样速度工作的双方对应的双采样速度ADC，以往需要2个不同的ADC。

而且，在不久将来的WLAN系统或蜂窝系统中，要求处理数百Mbps以上的码率的信号。这时的采样速度有必要是数百MS/S以上，同时也要求12位以上的分解率。

在此，在能接收以多个码率发送的信号的无线收发电路中，作为高码率时使用的高速型ADC，假定采用不进行数字校准的高采样速度并且高分解率的模数转换器。这时，为了高速的数据传送，高采样速度并且高分解率的ADC的耗电变为1W以上，电池寿命显著缩短。此外，因为高速型ADC和低码率时使用的低速型ADC等2组A/D转换器作为必要，所以电路面积增大。

另外，也考虑模数转换器不是高码率时用和低码率时用的并用方式，只设置一个高采样速度并且高分解率的模数转换器，用同一模数转换器处理全部码率的接收信号。这时，低码率时成为与高码率时同样的大的耗电。换言之，耗电对于码率，不是可变动的，所以在无线系统设计中成为大的问题。

而在非专利文献1～4中，作为用低耗电实现高码率时使用的高采样速度并且高分解率的模数转换器的方法，描述数字校准型模数转换器。