[发明专利]一种龙芯刀片主板冷启动的方法无效

专利信息
申请号: 201110205031.7 申请日: 2011-07-21
公开(公告)号: CN102236398A 公开(公告)日: 2011-11-09
发明(设计)人: 王英;梁发清;郑臣明;王晖;柳胜杰;姚文浩;郝志彬;邵宗有;刘新春;杨晓君 申请(专利权)人: 曙光信息产业(北京)有限公司
主分类号: G06F1/24 分类号: G06F1/24
代理公司: 北京安博达知识产权代理有限公司 11271 代理人: 徐国文
地址: 100084 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 刀片 主板 冷启动 方法
【说明书】:

技术领域

发明涉及计算机主板上电,具体来说,涉及一种龙芯刀片主板冷启动的方法。

背景技术

主板冷启动就是主板在没有加电或只有Standby电源情况下启动。冷启动过程,主板会完成上电、复位、硬件自检这几个过程。CPU、芯片组及其它外围设备对上电顺序有一定要求,而复位时序的正确与否也关系到系统能否正常工作。通常主板设计,CPU都选择与之对应搭配的同一厂商的芯片组,这样各种电压上电时间间隔、各种设备复位时间长短都非常清楚,很容易设计,一般用RC延时电路就可以设计冷启动控制电路。同时,冷启动过程需要南桥、Supper IO等配合来完成。龙芯3A SMP刀片主板选用AMD RS780E+SB710芯片组和龙芯3A CPU搭配,上电和复位时序有很多不确定性。

发明内容

为了解决龙芯主板上电和复位时许的问题,本发明提供了一种龙芯刀片主板冷启动的方法。

一种龙芯刀片主板冷启动的方法,按下电源开关后,PWR_BTN#作为输入信号给Supper IO,Supper IO输出SB_PWRON#给南桥SB710;南桥检测到SB_PWRON#信号有效后,将SLP_S5#信号拉为高电平;SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑,各种电压按照控制逻辑先后上电,各种设备也按照逻辑顺序进行复位。

优选的,所述Supper IO的管脚有去抖动的功能。

优选的,所述龙芯刀片由背板提供12V和12V StandBy两种电源。

优选的,所述刀片的电源包括12V,5V,3.3V和1.8V,其中所述3.3V和1.8V电源是通过DC_DC由12V电源转换的。

优选的,所述各种电压按照控制逻辑先后上电的顺序为12V,5V,3.3V和1.8V。

优选的,所述各种设备按照逻辑顺序进行复位的顺序为龙芯CPU两个内核,南桥芯片,北桥芯片,BIOS FLASH和IO。

优选的,所述龙芯CPU两个内核和BIOS FLASH可以同时复位。

优选的,所述龙芯CPU两个内核和南北桥的复位顺序及复位时间长短可以通过程序修改FPGA来完成。

本发明采用FPGA控制龙芯主板上电和复位,就是设计更加灵活,一些控制信号的时间间隔都可以通过修改程序来调整,避免了设计风险。

附图说明

图1是本发明信号传递图

图2是本发明上电时序图

具体实施方式

为了解决龙芯3A SMP刀片主板冷启动过程中,各种电压上电时间间隔、各种设备复位时间长短不确定性问题,我们用可编程控制器FPGA来控制整个主板的上电和复位过程。具体结构如图1所示。

详细信号定义如下:

PWR_BTN#-开机按钮信号

SB_PWRON#-Supper IO给南桥的开机信号

SLP_S5#-南桥S5状态电源开启信号

NB_PG-北桥PowerGood信号

SB_PG-南桥PowerGood信号

CPU0_RESET#-CPU0复位信号

CPU1_RESET#-CPU1复位信号

FLASH_RESET#-BIOS FLASH复位信号

CPU0_1V1_EN-CPU0 1.1V电压控制信号,高电平有效;

CPU1_1V1_EN-CPU1 1.1V电压控制信号,高电平有效;

NB_1V1_EN-北桥1.1V电压控制信号,高电平有效;

1V2_EN-1.2V电压控制信号,高电平有效;

1V8_EN-1.8V电压控制信号,高电平有效。

具体冷启动开机流程如下:

未开机前,主板StandBy供电后南桥会自动复位;

按下冷启动开关后,PWR_BTN#作为输入信号给Supper IO,Supper IO对应的管脚有去抖动功能,然后会输出SB_PWRON#给南桥SB710;南桥检测到SB_PWRON#信号有效后,将SLP_S5#信号拉为高电平;SLP_S5#为高电平后会触发FPGA内部上电和复位控制逻辑,各种电压按照控制逻辑先后上电,各种设备也按照一定逻辑顺序进行复位。龙芯刀片由背板提供12V和12V StandBy两种电源。其它电源如3.3V、1.8V等都是通过DC-DC由12V转换而来。但每种电源开启都有相应的信号来控制。首先,FPGA依次使12V_EN、5V_EN、3V3_EN、1.8V_EN等信号有效,直到所有电源电压都正确输出;其次,上电结束后,FPGA分别给南桥和北桥发SB_PG和NB_PG信号,告诉南桥和北桥电已经上好了;下面需要对芯片进行复位完成初始化工作。如图1所示,CPU0、CPU1和BIOS Flash可同时复位,和桥片相关的设备可以通过南桥来复位。CPU及芯片组复位顺序及复位时间长短需要通过修改FPGA逻辑,做大量实验来确定,直到系统开机后能够稳定工作。冷启动开机时序如图2所示。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于曙光信息产业(北京)有限公司,未经曙光信息产业(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110205031.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top