[发明专利]半导体装置的通孔形成的方法

说明书

技术领域

本发明涉及一中通孔形成方法，特别涉及一半导体装置的通孔形成方法。

背景技术

典型的集成电路制造程序包含多个微影步骤。该微影步骤起始于施加一薄光阻材料层于一基板表面，该光阻接着暴露于一微影曝光机下，经过辐射线照射以改变被照射区域的该光阻的溶解度。该微影曝光机通常包含一透明区域及一或多种形成图案的材料，该透明区域不与该辐射线作用，而该形成图案的材料则会与该辐射线作用。该作用为阻挡或相移(phase shift)该辐射线。

掩膜(masks)或图罩(reticles)皆为微影曝光工具，换言之，该掩膜或图罩改变不同区域的照射强度以在暴露于该辐射线下的区域印出影像或图案。该词汇“掩膜”有时被用指一次照射即产生图案于整个芯片的微影曝光工具；而词汇“图罩”有时被用指投射缩小影像，一次照射产生图案小于整个芯片的微影曝光工具。不论运用何种微影曝光工具，一集成电路制造工艺包含愈多微影曝光工具，便愈不经济，特别当成本为一重要考虑时。

由于极大规模集成电路(ULSI)需要不断增加其密度，许多技术已被提出，为了克服现今半导体制造技术的极限。例如，接触通孔(contact via)或穿硅通孔(through silicon via，TSV)的尺寸缩小已被热烈研究，如何克服现有光学微影技术的分辨率限制即为一重要课题。

为形成一接触通孔(contact via)或穿硅通孔(TSV)，现有为使用光学微影技术并产生光阻图案。运用该技术，掩膜图案被转移至一半导体基板上的光阻层。接着，该光阻将进行显影步骤，而后，该光阻下的基板被蚀刻出显影后的图案。

为了克服上述分辨率的障碍，有许多不同尝试被提出。其一为延伸光学微影技术至0.18纳米以下的接触通孔微影。相应地，需要一简单且更实用的掩膜图案形成方法来突破0.18纳米以下的通孔制造瓶颈。其特别需要一精确控制关键尺寸(critical dimension)的方法，并使用现有微影工具，例如不昂贵的i-线(i-line)微影系统。

发明内容

本发明的目的在于提供一种简单且实用的半导体装置的通孔形成方法，以解决上述前有技术的难题。

本发明揭露一种半导体组件的通孔形成方法。该方法包含以下步骤：提供光阻层，所述光阻层具有图案，所述图案定义通孔的开口，所述光阻层具有一个热交联材料(thermally cross-linking material)，且设置在一个结构层上；进行第一次干蚀刻工艺，透过所述通孔的开口蚀刻所述结构层到第一深度；热烤所述热交联材料使其膨胀以限缩所述开口的大小；以及进行第二次干蚀刻工艺，透过所述限缩后的开口蚀刻所述结构层至第二深度，所述第二深度大于所述第一深度。

上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征及优点将描述于下文。本发明所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离所附的权利要求书所界定的本发明的精神和范围。

附图说明

图1至6为本发明一实施例的半导体装置的通孔形成方法的剖面图；

图7为本发明一实施例的线宽通孔结构；

图8为本发明一实施例的孔洞通孔结构；以及

图9为本发明一实施例的一半导体装置的通孔形成方法的流程图。

其中，附图标记说明如下：

20结构

30光阻层

40结构层

50抗反射膜

60、60′开口

61限缩开口

62通孔结构

63沟槽

64孔洞

100第一次干蚀刻步骤

110第二次干蚀刻步骤

901、903、905、907、909步骤

具体实施方式

根据本发明一实施例，图1至5为一半导体装置的通孔形成方法的剖面图。本发明特别揭露一种蚀刻后关键尺寸(critical dimension)的缩小方法，以快速且较不耗能的方法形成一通孔结构。