[发明专利]识别具有较差的亚阈斜率或较弱的跨导的非易失存储器元件的方法

说明书

分案申请的相关信息

本申请为发明名称为“识别具有较差的亚阈斜率或较弱的跨导的非易失存储器元件的方法”的原中国发明专利申请的分案申请。原申请的申请号为200480026763.8；原申请的申请日为2004年9月16日；原发明专利申请案的优先权日为2003年09月17日。

技术领域

本发明大体上涉及非易失存储器及其操作，且更特定地涉及存储器的有缺陷存储元件的判定。

背景技术

本发明的原理可应用于目前现有的和预期将使用正在研发的新技术的不同类型的非易失存储器。然而，关于以快闪电可擦除和可编程只读存储器(EEPROM)为例来描述本发明的实施，其中存储元件为浮动栅极(floating gate)。

目前商业产品中普通的是一快闪EEPROM阵列的每个浮动栅极存储元件通过二进位模式的操作来存储数据的单个位，其中将浮动栅极晶体管的两个范围的阈电平定义为存储电平。一浮动栅极晶体管的阈电平对应于存储于其浮动栅极上的电荷电平的范围。除减小存储器阵列的尺寸外，趋向于通过在每个浮动栅极晶体管中存储多于一个数据位来进一步增加此种存储器阵列的数据存储的密度。此通过将多于两个阈电平定义为用于每个浮动栅极晶体管的存储状态而完成，四个此种状态(每个浮动栅极存储元件2个数据位)现已包含于商业产品中。预期将有更多存储状态，例如每个存储元件16个状态。每一浮动栅极存储器晶体管具有阈电压的某一总范围(窗口)，其中可对其实际操作，且将所述范围划分为为其定义的状态的数目加上状态之间的边界以允许对其清楚地相互区分。朝向较低功率系统的趋势引起一较小的可用阈电压窗口，其进一步加剧此问题。

此对于不同类型的快闪EEPROM单元阵列为真实的。一种设计的NOR阵列使其存储器单元连接于相邻位(列)线之间且控制栅极连接至字(行)线。个别单元含有一个浮动栅极晶体管(具有或不具有与其串联而形成的一选择晶体管)或由单个选择晶体管分离的两个浮动栅极晶体管。在以全文引用的方式并入本文的以下美国专利案和SanDisk公司的申请中的申请案中给出此种阵列及其在存储系统中的使用的实例：专利号5,095,344、5,172,338、5,602,987、5,663,901、5,430,859、5,657,332、5,712,180、5,890,192与6,151,248，和2000年2月17日申请的序列号09/505,555，和2000年9月22日申请的09/667,344。

一种设计的NAND阵列具有若干存储器单元，例如8个、16个或甚至32个，所述存储器单元通过两端中任一端的选择晶体管以串联字符串的形式连接在一位线与一参考电平之间。字线与不同串联字符串中的单元的控制栅极相连接。在以全文引用的方式并入本文的以下美国专利案中给出此种阵列及其操作的相关实例：5,570,315、5,774,397与6,046,935和2001年6月27日申请的美国专利申请案序列号09/893,277。在Raul-Adrian Cernea申请的标题为“Highly Compact Non-Volatile Memory and Method Thereof”和Raul-Adrian Cemea与Yan Li申请的“Non-Volatile Memory and Method with Reduced Source Line Bias Errors”的美国专利申请案中给出其它实例，两个申请案都在2002年9月24日申请且以引用的方式并入本文。

有时，已知闪存单元将经受较差的亚阈斜率或较弱的跨导。有时将这些单元称为g_m降级单元且其通常具有不合意的电流-电压(I-V)特征。所述单元具有降低的的传导率，但更重要的是由其亚阈斜率定义的其关闭特征很差。因此，所述单元仍以阈电压以下的栅极电压进行传导，意味着其具有较大的能力可被错误地读取。