[发明专利]半导体结构与半导体结构的制造方法

说明书

技术领域

本发明一般是有关于一种微影蚀刻(Lithographic/Photolithography)制程的对准标记(Alignment Marks)，且特别是有关于一种高介电常数金属栅极制程的改进的对准标记(Alignment Marks)的系统与方法。

背景技术

对准标记在半导体或集成电路(IC)组件的制造中是重要的，因为组件是通过参照对准标记，以将多层的传导、半导体、及绝缘(Insulative)材料一层一层对准的方式来加以制造。精准地将每一层对准前一层，以使得最终的电路具备其功能性与可靠性是重要的。将一层与前一层对准，通常是使用晶片步进机(Wafer Stepper)来完成，其中晶片步进机是用来将一屏蔽上的电路图案光学投射至晶片的一层上，上述的屏蔽是架设在晶片步进机之中，而上述的晶片则设置在晶片步进机的晶片夹盘(Chuck)上。在上述屏蔽的图案被转移之前，晶片首先必需精确地对准上述的屏蔽。一旦达成上述的对准，即可执行投射屏蔽的图案至上述半导体晶片的其它步骤。

在对准相位(Phase)中，对准标记在晶片上的位置通常是使用激光束(Laser Beam)来侦测，其中激光束是由对准标记反弹以产生反射光束信号。上述的反射光束是反射至晶片步进机的检查器(Inspector)，其中检查器分析反射光束以决定对准标记的确切位置。值得注意的是，上述从对准标记反射的信号的质量是直接与对准标记中的结构的可靠性与完整性(Integrity)相关。使用现存技术制造的对准标记经常无法产生强烈的反射信号，因此使得精确对准变得更加困难。

因此，当现存形成对准标记的方法一般是已适用于其所欲的目的时，其尚无法完全满足各方面的需求。

发明内容

本发明的目的是在提供一种半导体结构及其制造方法，借此提供使用于微影蚀刻制程中的一强化与可调整的对准信号，进而提供较佳的覆盖与对准控制。

本发明的一实施例为一半导体结构。此半导体结构包含具有组件区以及对准区的基材；位于上述对准区之中且具有第一深度的第一浅沟渠隔离(Shallow Trench Isolation；STI)特征；位于上述组件区之中且具有第二深度的第二STI特征；具有覆盖于对准区中第一STI特征之上的图案化特征的对准标记；以及形成于上述组件区中的一主动区之上的栅极堆叠。

在另一实施例中，半导体结构包含具有组件区以及对准区的基材；位于上述对准区之中且具有第一深度的第一特征；位于上述组件区之中且具有第二深度的第二特征，其中第一及第二特征是形成于基材之中；以及覆盖于第一特征之上的第三特征，其中第三特征是配置作为一对准标记且形成于基材上的一材料层之中。

在又一实施例中，本发明亦提供一半导体结构的制造方法。此方法包含于半导体基材之上形成图案化材料层，其中上述的图案化材料层具有位于第一区域之中的第一开口部，且具有位于第二区域之中的第二开口部，第一开口部具有第一宽度，而第二开口部具有不同于第一宽度的第二宽度；经由上述图案化材料层的开口部，执行蚀刻制程至半导体基材，于第一区域中产生第一深度的第一沟渠，且于第二区域中产生第二深度的第二沟渠；填充介电材料于第一及第二沟渠中，以于第一区域中形成第一STI特征，并于第二区域中形成第二STI特征；以及图案化传导材料层，产生对准标记于第一STI特征之上，并产生栅极堆叠于第二区域的一主动区之上。

本发明的优点在于，透过于对准区中设置STI特征，并通过变化STI特征的宽度来调整STI特征的深度，使得由检查器侦测到的对准信号的强度能够最大化，进而提供较佳的覆盖与对准控制。故本发明可提升半导体结构的性能与其生产制造的合格率。

附图说明

为了能够对本发明有最佳的理解，请参照上述的详细说明并配合相应的附图。要强调的是，根据工业的标准常规，附图中的各种特征并未依比例绘示。事实上，为了讨论的清楚起见，可任意地放大或缩小各种特征的尺寸。相关附图内容说明如下。

图1A及1B是绘示已知的对准结构与方法；

图2是绘示根据一实施例的对准结构与方法；

图3是绘示STI特征的宽度与深度间的关系，其中STI特征是用来实施图2的对准结构的一部分；

图4是绘示包含图2的对准结构的晶片的制造的流程图；

图5是绘示根据另一实施例的半导体结构的剖面图，其中半导体结构具有根据本发明的各种观点所建构的对准标记。

【主要组件符号说明】