[发明专利]用于半导体芯片的晶片级测试的方法和系统

说明书

技术领域

本发明通常涉及多个半导体芯片的测试。特别地，本公开内容涉及多个半导体芯片在晶片级上的并行测试。

背景技术

半导体芯片的测试由于其对生产成本的影响而对于许多制造商而言是富有挑战性的。包括增加测试系统吞吐量的许多措施被实施以削减测试成本。例如，在诸如自动测试设备（ATE）之类的自动测试系统中引入了多个管芯的并行测试，以便削减测试成本。然而，在其中晶片具有数百个芯片的晶片级上，由于对于每个半导体芯片需要多个输入/输出（IO）通道的原因，并行测试变得困难。因此，存在对于对多个半导体芯片执行并行晶片级测试的方法和系统的需要，其向自动测试系统要求更少的资源。

发明内容

在一个实施例中，提供了一种用于测试半导体芯片的系统。该系统包括：设置在晶片中的多个半导体芯片，所述多个半导体芯片中的每一个具有用于接收测试数据的至少一个端口；至少一个连接，在晶片的切缝（kerf）区域中设置在所述多个半导体芯片的第一半导体芯片的至少一个端口与至少一个第二半导体芯片的至少一个端口之间；其中第一半导体芯片被配置成经由所述至少一个连接将测试数据发送到所述至少一个第二半导体芯片。

所述至少一个连接包括：第一连接，在切缝区域中设置在第一半导体芯片的第一端口与所述至少一个第二半导体芯片的第一端口之间；以及第二连接，在切缝区域中设置在第一半导体芯片的第二端口与所述至少一个第二半导体芯片的第二端口之间。

第一半导体芯片被配置成同时经由第一连接和第二连接将测试数据发送到所述至少一个第二半导体芯片。

所述系统进一步包括自动测试设备，该自动测试设备包括耦合到第一半导体芯片的所述至少一个测试输入端口的至少一个通道以及耦合到所述多个半导体芯片的至少一个测试输出端口的至少一个通道，其中第一半导体芯片被配置成在该第一半导体芯片的所述至少一个测试输入端口处从自动测试设备的所述至少一个通道接收测试数据。

第一半导体被配置成经由所述至少一个连接将所述至少一个测试输入端口处接收的测试数据发送到所述至少一个第二半导体芯片的所述至少一个测试输入端口。

在本公开内容的另一个实施例中也提供了一种用于测试半导体芯片的方法，其中在晶片中提供了多个半导体芯片，所述多个半导体芯片的至少一个端口经由晶片的切缝区域中的至少一个连接而连接，测试数据从测试器发送到所述多个半导体芯片中的第一半导体芯片的所述至少一个端口，并且测试数据经由所述至少一个连接从第一半导体芯片的所述至少一个端口传送到至少一个第二半导体芯片的至少一个端口。

测试数据在第一半导体芯片的第一端口和第二端口处从测试器的至少一个通道接收，并且同时经由第一连接和第二连接发送到所述至少一个第二半导体芯片的第一端口和第二端口。

在一个可替换实施例中，用于测试半导体芯片的系统包括：设置在晶片中的多个半导体芯片，所述多个半导体芯片中的每一个具有用于接收测试数据的至少一个端口以及至少一个核心逻辑；至少一个连接，在晶片的切缝区域中设置在所述多个半导体芯片中的第一半导体芯片的至少一个端口与至少一个第二半导体芯片的至少一个端口之间；其中第一半导体芯片的核心逻辑被配置成经由所述至少一个连接将测试数据传送到所述至少一个第二半导体芯片。

第一半导体芯片的所述至少一个端口包括耦合到测试器的第一组端口以及经由所述至少一个连接而耦合到所述至少一个第二半导体芯片的所述至少一个端口的第二组端口。

第一半导体芯片的核心逻辑被配置成经由至少一个内部路径将第一组端口与第二组端口连接并且经由所述至少一个连接将测试数据从第二组端口传送到所述至少一个第二半导体芯片的所述至少一个端口。

此外，第二组端口耦合到第二半导体芯片的至少一个端口以及第三半导体芯片的至少一个端口，并且第一半导体芯片的核心逻辑被配置成经由所述至少一个连接的第一子集将测试数据从第二组端口传送到第二半导体芯片的至少一个端口且经由所述至少一个连接的第二子集将测试数据从第二组端口传送到第三半导体芯片的至少一个端口。

第一半导体芯片进一步包括经由所述至少一个连接的第二子集耦合到第三半导体芯片的所述至少一个端口的第三组端口，其中第一半导体芯片的核心逻辑被配置成经由所述至少一个连接的第一子集将测试数据从第二组端口传送到第二半导体芯片的至少一个端口并且经由所述至少一个连接的第二子集将测试数据从第三组端口传送到第三半导体芯片的至少一个端口。