[发明专利]一种BIOS度量的IP核及度量方法无效
申请号: | 201110195919.7 | 申请日: | 2011-07-13 |
公开(公告)号: | CN102339368A | 公开(公告)日: | 2012-02-01 |
发明(设计)人: | 沈昌祥;王斌;郑志蓉;郭灵儿;金刚;王宏涛;鄢斌;李红;傅子奇;蔡谊;唐金艺;刘毅 | 申请(专利权)人: | 中国人民解放军海军计算技术研究所;中国航天科工集团第二研究院七〇六所 |
主分类号: | G06F21/00 | 分类号: | G06F21/00 |
代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 张慧 |
地址: | 100841 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 bios 度量 ip 方法 | ||
1.一种具有BIOS度量功能的IP核,由LPC接口模块、高速异步FIFO模块、杂凑运算模块、度量值比较模块、Avalon接口模块组成;
所述的LPC接口负责通过LPC总线读取BIOS数据,并完成数据宽度转换,将输入的4位宽度的数据转换为32位宽数据,并将读取的BIOS数据写入高速异步FIFO模块;
所述的高速异步FIFO模块匹配上下游数据读取速度和转换数据宽度;高速异步FIFO模块的输入数据宽度为32位,而输出数据宽度为512位;
所述的杂凑运算模块从高速异步FIFO模块一次性读入512位数据进行杂凑运算,当杂凑运算完成时将HASHFIN信号置1,并将杂凑运算存入度量值比较模块;BIOS度量采用的杂凑算法在多轮迭代过程中的迭代的时间一致;
所述的度量值比较模块负责将杂凑运算模块得到的杂凑结果与预期的杂凑值进行比较,并将比较结果通过Avalon接口通知安全芯片主处理器。
2.根据权利要求1所述的一种具有BIOS度量功能的IP核,其特征在于:所述的多轮迭代过程为四轮迭代。
3.根据权利要求1所述的一种具有BIOS度量功能的IP核,其特征在于:所述的杂凑运算采用四级流水线,每级流水线完成一轮迭代运算,处理数据依次经过4级流水线,每级流水线间利用与数据等宽的寄存器作为数据暂存空间。
4.一种具有BIOS度量功能的度量方法,其特征在于分两层进行并行操作,其中一层为输入并行,另一层为杂凑并行;包括以下步骤:
4.1、对输入并行操作,针对可信平台中的需要进行度量的文件、代码、数据等消息的数量比较大的特点,将这些消息编组后,用多个杂凑运算模块同时并行地计算多条消息的消息摘要值;
4.2、进行杂凑并行操作,将每个输入的消息分割成多个大小固定的消息块:块1,块2......块M,最后一个消息块如果小于固定大小,则将其填充到固定大小;然后对这些块并行地进行杂凑运算,此时可以选择同时对几个消息块进行杂凑运算,而不是该消息的全部消息块;先对几个消息块进行处理,将其消息摘要存储后,对剩下的消息块继续进行处理,直至全部M个消息块均处理完;
4.3、将计算出来的M个消息摘要组合成一个新的消息,将组合后的新消息进行杂凑运算,将其摘要值作为输入的消息的摘要值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军海军计算技术研究所;中国航天科工集团第二研究院七〇六所,未经中国人民解放军海军计算技术研究所;中国航天科工集团第二研究院七〇六所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110195919.7/1.html,转载请声明来源钻瓜专利网。