[发明专利]用于快闪存储器的负电压电平转换电路

权利要求书

1.用于快闪存储器的负电压电平转换电路，其特征在于，它的连接关系如下：VIN输入电压连接INV1反相器(40)和第一自举电路(41)的公共节点，INV1反相器(40)还与第二自举电路(42)连接，第一电压转换电路(43)分别连接第一自举电路(41)、第二自举电路(42)和第二电压转换电路(44)，第二电压转换电路(44)还与VOUT输出电压连接。

2.根据权利要求1所述的用于快闪存储器的负电压电平转换电路，其特征在于，所述第一自举电路(41)的连接关系如下：VIN输入电压分别连接INV1反相器和INV2反相器的输入端以及MP1晶体管和HN7晶体管的栅极，N1节点分别连接MP1晶体管和HN7晶体管的漏极以及MN1晶体管和HP1晶体管的栅极，INV2反相器与C1电容串联，N2节点分别连接C1电容、HN3晶体管的栅极、HN7晶体管的源极和衬底以及MN1晶体管的漏极和衬底，MP1晶体管的源极和衬底均接VDD电源电压，MN1晶体管的源极接VSS电位。

3.根据权利要求1所述的用于快闪存储器的负电压电平转换电路，其特征在于，所述第二自举电路(42)的连接关系如下：N5节点分别连接INV1反相器的输出端、INV3反相器的输入端以及MP2晶体管和HN8晶体管的栅极，N3节点分别连接MP2晶体管和HN8晶体管的漏极以及MN2晶体管和HP2晶体管的栅极，INV3反相器与C2电容串联，N4节点分别连接C2电容、HN4晶体管的栅极、HN8晶体管的源极和衬底以及MN2晶体管的漏极和衬底，MP2晶体管的源极和衬底均接VDD电源电压，MN2晶体管的源极接VSS电位。

4.根据权利要求1所述的用于快闪存储器的负电压电平转换电路，其特征在于，所述第一电压转换电路(43)的连接关系如下：VDD电源电压分别连接HP1晶体管的源极和衬底以及HP2晶体管的源极和衬底，N6节点分别连接HN6晶体管的栅极、HP1晶体管和HN3晶体管的漏极，N7节点分别连接HP2晶体管和HN4晶体管的漏极以及HP3晶体管和HN5晶体管的栅极，VNH负压分别连接HN3晶体和HN4晶体管的衬底、HN1晶体管的源极和衬底以及HN2晶体管的源极和衬底，HN1晶体管的栅极连接HN4晶体管的源极和HN2晶体管的漏极的公共节点，HN2晶体管的栅极连接HN3晶体管的源极和HN1晶体管的漏极的公共节点。

5.根据权利要求1所述的用于快闪存储器的负电压电平转换电路，其特征在于，所述第二电压转换电路(44)的连接关系如下：HP3晶体管的源极和衬底均连接VSS电位，HN6晶体管的衬底、HN5晶体管的源极和衬底均接VNH负压，VOUT输出电压分别连接HP3晶体管、HN5晶体管和HN6晶体管的漏极，HN6晶体管的源极接VSS电位。

6.根据权利要求2、3、4或5所述的用于快闪存储器的负电压电平转换电路，其特征在于，所述HN1晶体管、HN2晶体管、HN3晶体管、HN4晶体管、HN5晶体管、HN6晶体管、HN7晶体管、HN8晶体管、MN1晶体管和MN2晶体管均为NMOS晶体管；所述HP1晶体管、HP2晶体管、MP1晶体管和MP2晶体管均为PMOS晶体管。