[发明专利]P型OTP器件及制作方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种P型OTP器件，本发明还涉及该P型OTP器件的制作方法。

背景技术

如图1所示，是现有P型OTP器件结构示意图，在硅衬底10上形成有N型阱15，由两个PMOS晶体管11、12串联形成的一次性可编程器件，第一个PMOS晶体管11作为OTP器件的选通晶体管，第二个PMOS晶体管12作为所述OTP器件的存储单元。

所述第一个PMOS晶体管11的源极包括形成于N阱中的一P型扩散区191和一P型轻掺杂区域19、所述第一个PMOS晶体管11的漏极包括形成于N阱中的一P型扩散区192和一P型轻掺杂区域19，所述第一个PMOS晶体管栅极17作为所述OTP器件的字线，所述第一个PMOS晶体管11源极作为所述OTP器件的源极。

所述第二个PMOS晶体管12的栅极16为浮空的浮栅，所述第二个PMOS晶体管12的源极包括形成于所述N阱中的所述P型扩散区192和一P型轻掺杂区域19、所述第二个PMOS晶体管12的漏极包括形成于所述N阱中的所述P型扩散区193和一P型轻掺杂区域19，所述第二个PMOS晶体管12的漏极作为所述OTP器件的位线，所述第二个PMOS晶体管12的源极与所述PMOS第一个晶体管11的漏极共用一个P型扩散区192。各所述P型轻掺杂区域19都向各所述P型轻掺杂区域19对应的所述栅极13或16的底部延伸并形成第二耦合区域。

现有P型OTP器件与逻辑工艺完全兼容，不需要增加任何的额外的光罩，所以被广泛的使用。但是组成P型OTP器件的两个PMOS晶体管的源漏极与栅极的耦合电容即所述第二耦合区域和对应的所述栅极间的耦合电容较小，导致该器件的编程效率较低，即该器件在编程前后可区分的电流范围很小。如图3所示，是现有P型OTP器件不加衬偏电压时的编程前后的工作曲线；可知器件在编程前后可区分的电流范围很小。

现有的解决方法通常是读取电流时，在N型阱15上加一衬底电压即衬偏电压，以增加编程前后可区分的电流范围。这将消耗大量的OTP外围电路的面积。虽然P型OTP器件的每个单元面积很小，但较多的外围电路将该类器件的应用限制在需要高密度容量的应用场合下。

如图4所示，是现有P型OTP器件加1V衬偏电压时的编程前后的工作曲线；器件在编程前后可区分的电流范围变大，但是编程前后的电流值变小。当衬底电压过高时，会引起读取电流过低，读取电路无法读取编程完的OTP单元的电流；衬底电压过低，则编程前的OTP单元初始电流过大，也无法区分OTP单元的状态。所以通常要很复杂的外围读取电路来实现同时提供两个精确的电压给衬底和源端，这同时会消耗很大的芯片面积。

发明内容

本发明所要解决的技术问题是提供一种P型OTP器件，能使所述P型OTP器件编程性能得到大幅的提高，并能提高编程完之后整个器件的导通电流，增加了器件在编程前后可区分的电流范围，还能减少实现OTP功能的外围电路的面积；为此，本发明还提供一种该P型OTP器件的制作方法。

为解决上述技术问题，本发明提供的P型OTP器件是由两个PMOS晶体管串联形成的一次性可编程器件，第一个PMOS晶体管作为OTP器件的选通晶体管，第二个PMOS晶体管作为所述OTP器件的存储单元。

所述第一个PMOS晶体管的源极和漏极都分别包括形成于N阱中的一P型扩散区和一P型轻掺杂区域，所述第一个PMOS晶体管栅极作为所述OTP器件的字线，所述第一个PMOS晶体管源极作为所述OTP器件的源极。

所述第二个PMOS晶体管的栅极为浮空的浮栅，所述第二个PMOS晶体管的源极和漏极都分别包括形成于所述N阱中的一P型扩散区和一P型轻掺杂区域，所述第二个PMOS晶体管的漏极作为所述OTP器件的位线，所述第二个PMOS晶体管的源极与所述PMOS第一个晶体管的漏极共用一个P型扩散区。

所述第二个PMOS晶体管的沟道区比所述第一个PMOS晶体管的沟道区多一个N型的阈值电压注入区，该阈值电压注入区用于增加所述第二个PMOS晶体管的阈值电压的绝对值。

进一步的改进是，所述第二个PMOS晶体管的编程前的阈值电压的绝对值大于所述第一个PMOS晶体管的阈值电压的绝对值。

进一步的改进是，所述阈值电压注入区的注入离子为磷，注入能量为10Kev～100Kev，注入剂量满足使所述第二个PMOS晶体管的编程前的阈值电压的绝对值大于所述第一个PMOS晶体管的阈值电压的绝对值。