[发明专利]改善阶调曲线变动的自我补偿储存电容像素结构

说明书

技术领域

本发明涉及液晶显示器技术领域，特别涉及改善阶调曲线变动的自我补偿储存电容像素结构。

背景技术

现有技术中画素结构因如图1所示，扫描线1、储存电容线2、两条信号线3交叉包围构成一个像素4，每个像素包括源级6、栅极8、漏极7和像素电极5。其中，扫描线1、栅极8、储存电容线2位于第一金属层，源级6、漏极7、两条信号线3、像素电极5位于第二金属层，源级6与信号线3电连接，像素电极5与漏极7电连接，第二金属层位于第一金属层上方。栅极8与漏极7之间的电容称为寄生电容(Cgd)。在此结构下当Array制程中发生对位偏移就会造成各像素内寄生电容Cgd的不同：如图2和图3所示所示，图2为没有发生对位偏移的示意图，图3示出了在制作第二金属层时相对于第一金属层的位置向左偏移的情形，则图3所示像素的Cgd变大导致kickback voltage(回踢电压)较大，从而阶调电压也较大，致使面板的亮度较大(以TN mode为例)，故容易造成液晶显示面板间阶调曲线变动的产生。

发明内容

发明目的：针对上述现有存在的问题和不足，本发明的目的是提供一种改善阶调曲线变动的自我补偿储存电容像素结构，解决因阵列制程的对位偏移造成不同批次面板产生阶调曲线变动的问题。

技术方案：为实现上述发明目的，本发明采用的技术方案为一种改善阶调曲线变动的自我补偿储存电容像素结构，包括：

一扫描线；

一储存电容线；

两信号线；

一像素，由所述一扫描线、所述一储存电容线与所述两信号线交叉包围所定义；

一像素电极，设置于所述像素内，所述像素电极与所述储存电容线交迭形成储存电容Cs，且所述储存电容线在所述像素的左侧到交迭区域部分的宽度大于所述像素电极的宽度。

有益效果：本发明的像素结构使得像素的储存电容Cs可自动补偿Cgd变化对回踢电压的影响，使得当阵列制程中发生对位偏移时仍可保持像素特性大致相同，进而改善阵列制程中因回踢电压变化导致面板间的阶调曲线的变动。

附图说明

图1为传统的像素结构示意图；

图2为对位正常时的像素局部结构示意图；

图3为对位偏移时的像素局部结构示意图；

图4为本发明实施例的像素结构示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

如图4所示，储存电容线2在像素4的左侧到储存电容线2和像素电极5的交迭区域部分的宽度大于像素电极5的宽度。若是制程对位向左偏移时，则储存电容线2和像素电极5的交迭面积会变大，因而储存电容加大。如此一来可以减少制程中发生对位偏移造成的回踢电压变动。