[发明专利]与半导体工艺兼容的制造隔离腔体的方法及隔离腔体

说明书

技术领域

本发明涉及微机电系统制造技术领域，具体来说，本发明涉及一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体。

背景技术

在MEMS(微机电系统)压力传感器、微流器件和其他相关的应用中，微小的隔离的腔体是重要的功能部件，这些腔体有些是真空的，有些是充有气体或者是液体的。在不同的应用中，这些隔离腔体具有不同的作用，例如在压力传感器中，隔离腔体就作为实现压力比较的背景压力。另外，绝大多数的隔离腔体都要求是密封的。

为了实现上述不同应用中的腔体的制造，研究人员提出了各种不同的方法，例如在MEMS领域中普遍存在的一种做法是：通过背面工艺在硅晶圆的一面形成凹槽，随后在背面作阳极键合实现硅晶圆与玻璃基底之间的键合。在键合过程中，在高温和真空下，通过高电压的施加实现硅晶圆与玻璃基底离子的迁移，实现两块基片的阳极键合，键合温度普遍超过400度。

一般地，上述背面工艺中玻璃基底中存在的钠离子和钾离子会对CMOS工艺产生污染，对例如曝光设备等提出了特别的要求，故其与众多传统的CMOS制造工艺不兼容。另外，通过这种方法实现的腔体所在的基底整个厚度很厚(是硅晶圆和玻璃的总厚度)，大约接近1mm，并且很难减薄，不适合半导体器件的小型化趋势，工艺较为复杂，成本也较高。

发明内容

本发明所要解决的技术问题是提供一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体，与传统的CMOS制造工艺相兼容，实现工艺简单，并且降低制造成本。

为解决上述技术问题，本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤：

提供腔体基底，在所述腔体基底上形成阻挡层；

依次刻蚀所述阻挡层和所述腔体基底，在所述腔体基底上形成槽；

在所述阻挡层的表面和所述槽的侧壁与底部淀积保护层；

去除所述阻挡层的表面和所述槽的底部的保护层，在所述槽的侧壁形成侧壁保护层；

以所述阻挡层和所述侧壁保护层为掩膜，继续刻蚀所述槽，形成深槽；

采用湿法腐蚀法腐蚀所述深槽，在所述腔体基底的内部形成腔体；

提供覆盖基底，在所述覆盖基底中形成缺陷层，所述覆盖基底被所述缺陷层从中划分出一表层基底；

将所述覆盖基底和所述腔体基底面对面进行键合，将所述腔体与外界隔离；

以所述缺陷层为界，将所述表层基底与所述覆盖基底分割开，所述表层基底仍保留于所述腔体基底的表面，继续封闭所述腔体。

可选地，所述方法在所述腔体基底的内部形成腔体之后，还包括采用化学机械抛光法去除所述腔体基底表面的阻挡层。

可选地，所述方法在将所述表层基底与所述覆盖基底分割开之后，还包括在所述表层基底上方制造其他功能器件。

可选地，所述阻挡层包括一层或者多层不同类型和/或厚度的材料。

可选地，所述阻挡层的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、氮化铝和氧化铝。

可选地，所述槽的形状和/或深度根据实际需要是可调节的。

可选地，所述槽的深度为0.1～20μm。

可选地，所述保护层是通过化学气相淀积法或者原子层淀积法形成的。

可选地，所述阻挡层的表面和所述槽的底部的保护层是通过回刻工艺(Etch back)去除的。

可选地，所述深槽的深度为0.1～80μm。

可选地，所述湿法腐蚀法采用各向异性的腐蚀工艺在所述腔体基底的内部形成腔体。

可选地，所述湿法腐蚀的溶液为KOH或者TMAH。

可选地，所述腔体的形状和/或深度是任意的。

可选地，所述覆盖基底为半导体基底。

可选地，所述覆盖基底为硅材料基底。

可选地，在所述覆盖基底中形成缺陷层的方法包括离子注入法或者扩散加离子注入法。

可选地，其特征在于，所述离子注入法通过注入H原子、B原子、O原子、C原子、N原子、Ar原子、P原子、Al原子、Si原子、F原子和As原子中的一种或者多种，在所述覆盖基底中形成缺陷层。

可选地，位于所述覆盖基底表层的所述表层基底的厚度为0.1-5μm。

可选地，所述腔体的真空度由所述键合的工艺决定，包括真空、常压或者高压。

可选地，通过退火工艺将所述表层基底与所述覆盖基底分割开。

可选地，所述退火工艺的温度为150℃-1050℃。

可选地，所述退火工艺的温度为180℃-750℃。