[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

为了提高集成电路芯片的性能和集成度，器件特征尺寸按照摩尔定律不断缩小，目前已经进入纳米尺度。随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon on Insulator)结构因能很好地抑制短沟效应，提高器件按比例缩小的能力，已成为深亚微米及纳米级MOS器件的优选结构。

随着SOI技术的不断发展，在现有技术文献“Silicon-on-Nothing-an Innovative Process for Advanced CMOS”(IEEE电子器件会刊，第147卷2000年第11期)中，Malgorzata Jurcazak，Thomas Skotnicki，M.Paoli等人提出了一种将沟道区制备在空腔上的新型SOI器件-SON(Silicon on Nothing)器件结构。

SON(Silicon on Nothing)是一项由法国CEA-Leti和ST意法半导体公司为90nm及其以下技术节点的CMOS制程发展起来的高级技术，SON通过“空腔”结构在沟道下形成局域的绝缘体上硅，所述空腔可以是空气间隙或是氧化物填充。与SOI器件相比，空腔结构的介电常数显著减小，大大减小了埋氧层二维电场效应的影响，DIBL效应可以大大降低，而且可以通过控制硅膜厚度和空腔高度，得到很好的短沟特性，获得较为陡直的亚阈值斜率，同时可以改善SOI器件的自加热效应，以及可以采用体硅代替较昂贵的SOI片作为原始晶片，被认为是代替SOI技术的一个首选结构。

制备SON器件最关键的问题是如何制备空腔层。SON结构提出之初，采用的是外延SiGe牺牲层工艺。后续又有文献报道了用氦(He)离子注入附加退火或氢-氦(H-He)离子联合注入附加退火的方法制备SON器件。外延SiGe牺牲层工艺增加了器件制作的工艺步骤，同时增加了工艺的复杂度；而随着器件特征尺寸的缩小，对器件超浅结深的要求也使得离子注入成为一个难题，现有技术要真正用到目前的超大规模集成电路制造工艺中还面临着许多挑战。

应变硅技术是提高MOS晶体管速度的有效途径，它可以改善NMOS晶体管电子迁移率和PMOS晶体管空穴迁移率，并可降低MOS晶体管源/漏的串联电阻，弥补一些不良效应，如沟道高掺杂引起库伦作用更显著，以及栅介质变薄引起有效电场强度提高和界面散射增强等因素带来的迁移率退化等。目前，应变硅技术已广泛用于90nm及其以下的技术节点，成为延续摩尔定律的重要技术手段。

发明内容

本发明旨在至少解决上述技术缺陷，提供一种新的SON器件结构及其制造方法，降低成本，简化工艺步骤，同时结合应变硅技术，提高半导体器件的性能。

为达上述目的，本发明提供了一种半导体结构，该结构包括衬底、半导体基体、半导体辅助基体层、空腔、栅极堆叠、侧墙、源/漏区，其中：

所述栅极堆叠位于所述半导体基体之上；

所述侧墙位于所述栅极堆叠的侧壁上；

所述源/漏区嵌于所述半导体基体中，位于所述栅极堆叠的两侧；

所述空腔嵌于所述衬底中；

所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体两侧与所述衬底相连；

所述半导体辅助基体层位于所述半导体基体的侧壁上。

其中，所述半导体辅助基体层，对于PMOS，其材料为SiC；对于NMOS，其材料为SiGe、Ge、GaAs或其组合。

相应地，本发明还提供了一种半导体结构的制造方法，该方法包括：

(a)提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；

(b)在所述栅极堆叠两侧的衬底上形成凹槽，湿法腐蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，跨接在所述空腔上的衬底部分形成半导体基体；

(c)在所述半导体基体的侧壁上形成半导体辅助基体层；

(d)形成源/漏区。

其中，形成所述凹槽的方法为：

在所述衬底和栅极堆叠上形成掩膜层；

在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；

刻蚀所述开口中的掩膜层，去掉所述光刻胶；

刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。