[发明专利]基于FPGA的可扩展多核处理器验证平台无效
| 申请号： | 201110182920.6 | 申请日： | 2011-07-01 |
| 公开（公告）号： | CN102289541A | 公开（公告）日： | 2011-12-21 |
| 发明（设计）人： | 徐美华;黄舒平;滕达;毕卓;王国钦 | 申请（专利权）人： | 上海大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 上海上大专利事务所(普通合伙) 31205 | 代理人： | 何文欣 |
| 地址： | 200444*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 fpga 扩展 多核 处理器 验证 平台 | ||
1.一种基于FPGA的可扩展多核处理器验证平台，包括16块FPGA开发板（10），其特征在于由单块FPGA开发板（10）通过LVDS接口（6）级联而成的开发板阵列，相互进行数据通信，级联成验证平台。
2.根据权利要求1所述的一种基于FPGA的可扩展多核处理器验证平台，其特征在于所述开发板，由一块核心板（18）和一块底板（19）构成；所述底板（19）上 包含有4个LVDS接口模块（6）、1个AS接口（3）与1个JTAG接口（4）、一对SODIMM200接口（16）和2片片外SDRAM存储单元（14）；一对SODIMM200接口（16）使底板（19）和核心板（18）能够拆分，并且核心板占用垂直空间，减小了PCB面积，提高了核心板使用的可重复性。
3.根据权利要求2所述的基于FPGA的可扩展多核处理器验证平台，其特征在于所述开发板，通过对AS接口（3）与JTAG接口（4）的选择来实现程序的直接烧写或将程序烧入Flash中进行上电后烧写。
4.根据权利要求2所述的基于FPGA的可扩展多核处理器验证平台，其特征在于所述LVDS接口通过连接芯片FPC与3CF55 FPGA芯片的5区和6区相连，实现数据的交换。
5.根据权利要求2所述的基于FPGA的可扩展多核处理器验证平台，其特征在于所述2片16位的片外SDRAM通过并联组成能够一次储存/读取32位数据的片外存储单元，为NIOS处理器的使用提供更好的支持。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海大学，未经上海大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110182920.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种用于汽车前盖的泡沫铝隔热降噪金属板
- 下一篇：吹膜热合一体机
