[发明专利]集成电路版图验证并行处理解决方案无效
| 申请号: | 201110180131.9 | 申请日: | 2011-06-29 | 
| 公开(公告)号: | CN102855339A | 公开(公告)日: | 2013-01-02 | 
| 发明(设计)人: | 宋德强;王国庆;王鹏 | 申请(专利权)人: | 北京华大九天软件有限公司 | 
| 主分类号: | G06F17/50 | 分类号: | G06F17/50;G06F9/52 | 
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 | 
| 地址: | 100102 北京*** | 国省代码: | 北京;11 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 集成电路 版图 验证 并行 处理 解决方案 | ||
1.一种甚大规模集成电路版图验证并行处理方案,其技术特征在于包含以下两个模型:①Manager-Worker模型。Manager是生产者,Worker是消费者。Manager负责生产出每条命令,由Worker执行,Worker执行完毕后将结果反馈给Manager,Manager获得结果后生产出新的命令,直到所有命令都执行完毕。②Worker-Slave模型。在Worker-Slave模型中,Worker是生产者,Slave是消费者。Worker负责生产出每个可执行单元,由Slave执行,Slave执行完毕后将结果反馈给Worker,Worker获得结果后根据单元调用关系图后生产出新的命令,直到所有单元都执行完毕。
2.根据权利要求1所述的并行处理方案,其特征在于:①Manager-Worker模型是进程级的并行,而Worker-Slave模型是线程级的并行。②Manager-Worker模型的处理对象是命令,Worker-Slave模型的处理对象是集成电路单元。
3.根据权利要求1所述的并行处理方案,其技术特征包含以下两个模型的4个工作流程:
(1)Manager-Worker模型。
Manager进程工作流程:
①编译命令文件,生成命令调度图。
②读入GDS文件,生成单元调用拓扑关系图。
③生成待处理命令。
④调度待处理命令。
⑤接收命令结果。
⑥执行结束,向Worker进程发送退出指令。
Worker进程工作流程:
①接收Manager的命令分配。
②执行具体命令。
③命令执行完毕,将结果返回给Manager。
(2)Worker-Slave模型。
Worker线程工作流程:
①根据Manager分配的命令,生成待处理单元放入TaskPool。
②从ResultsPool中获取Slave线程计算结果,然后产生新任务放入TaskPool中。
Slave线程工作流程:
①遍历TaskPool,如果不为空,获得一个任务,如果该任务是退出指令,Slave线程退出,否则开始执行。
②任务执行完毕后,将结果放入ResultsPool中,继续第(1)步。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华大九天软件有限公司,未经北京华大九天软件有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110180131.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:带金属饰件的笔记本外框架成型模具
 - 下一篇:喷墨记录装置和记录物
 





