[发明专利]用于调整集成电路性能的设备和方法有效
申请号: | 201110166824.2 | 申请日: | 2005-05-18 |
公开(公告)号: | CN102361449A | 公开(公告)日: | 2012-02-22 |
发明(设计)人: | D·刘易斯;V·贝茨;I·拉希姆;P·麦克尔赫尼;Y-J·W·刘;B·彼得森 | 申请(专利权)人: | 阿尔特拉公司 |
主分类号: | H03K19/003 | 分类号: | H03K19/003;G06F17/50 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 赵蓉民 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 调整 集成电路 性能 设备 方法 | ||
1.一种利用可编程逻辑器件PLD来实现电子电路的方法,所述 方法包括:
把所述电子电路映射成所述PLD内的功能资源以生成一个设计;
从表示所述生成的设计中的至少一部分中的信号传播延迟的延 迟得到体偏置值;和
把所述生成的设计中的所述至少一部分的至少一个晶体管的体 偏置电平编程为所述体偏置值。
2.根据权利要求1所述的方法,其中把所述电子电路映射成所 述PLD内的功能资源进一步包括把所述电子电路的至少一部分映射 到所述PLD内的可编程逻辑资源。
3.根据权利要求1所述的方法,其中从表示所述生成的设计中 的至少一部分的信号传播延迟的延迟得到体偏置值进一步包括:把所 述延迟和已知的时间周期进行比较。
4.根据权利要求3所述的方法,其中所述延迟是可调的。
5.根据权利要求1所述的方法,其中所述延迟由在所述PLD内 实现的逻辑电路产生。
6.一种对可编程逻辑器件PLD内实现的电路中的晶体管的泄漏 电平进行调整的方法,所述方法包括:
获得表示所述晶体管的漏电流的电流;
从所获得的电流中得到体偏置电平;
把所述晶体管的体偏置调整为所得到的体偏置电平;和
获得表示所述晶体管的漏电流的电流进一步包括测量所述电路 中的漏电流。
7.根据权利要求6所述的方法,其中从所述获得的电流中得到 体偏置电平进一步包括将所述获得的电流和至少一个泄漏参考值进 行比较以生成至少一个误差信号。
8.根据权利要求7所述的方法,其中从所述获得的电流中得到 体偏置电平进一步包括从所述至少一个误差信号中得到所述体偏置 电平。
9.根据权利要求8所述的方法,其中从所述获得的电流中得到 体偏置电平进一步包括:
对所述至少一个误差信号进行滤波以生成一个被滤波的信号;和
从所述被滤波的信号中得到所述体偏置电平。
10.根据权利要求7所述的方法,其中将所述获得的电流与至少 一个泄漏参考值进行比较进一步包括将所述获得的电流与第一和第 二泄漏参考值进行比较,其中所述第一和第二泄漏参考值限定了所述 晶体管的漏电流的范围。
11.一种配置可编程逻辑器件PLD来实现电子电路的方法,所述 方法包括:
将所述电子电路映射到所述PLD内的功能资源,以生成由所述 PLD实现的设计;
识别由所述PLD实现的所述设计中的至少一个关键电路路径; 和
对所述至少一个关键电路路径中的至少一个晶体管的体偏置电 平进行编程。
12.根据权利要求11所述的方法,其中对所述至少一个晶体管 的体偏置电平的编程进一步包括对所述PLD的配置内存进行编程。
13.根据权利要求12所述的方法,其中对所述至少一个晶体管 的体偏置电平的编程进一步包括根据所述配置内存里编程的值调整 所述至少一个晶体管的源极和体之间的电压。
14.根据权利要求11所述的方法,进一步包括使所述PLD内没 有使用的功能资源无效。
15.根据权利要求11所述的方法,进一步包括控制所述PLD内 的第一电路的功率耗散。
16.根据权利要求11所述的方法,其中对至少一个晶体管的体 偏置电平进行编程进一步包括设置所述体偏置电平,以避免所述至少 一个晶体管中的热耗散。
17.根据权利要求11所述的方法,其中对至少一个晶体管的体 偏置电平进行编程进一步包括设置所述体偏置电平,以在所述至少一 个晶体管的性能和功率消耗之间做出权衡。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司,未经阿尔特拉公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110166824.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:织物的测量
- 下一篇:一种基于方波的高效脉冲喷流发生方法及其装置