[发明专利]基于FPGA多核系统的核间通信方法有效
申请号: | 201110164421.4 | 申请日: | 2011-06-17 |
公开(公告)号: | CN102270189A | 公开(公告)日: | 2011-12-07 |
发明(设计)人: | 沈沛意;张亮;刘春红 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G06F15/167 | 分类号: | G06F15/167 |
代理公司: | 杭州天勤知识产权代理有限公司 33224 | 代理人: | 胡红娟 |
地址: | 710071 陕西省*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 fpga 多核 系统 通信 方法 | ||
技术领域
本发明涉及基于FPGA的多核处理技术,尤其涉及一种基于FPGA多核系统的核间通信方法。
背景技术
为了能够继续满足摩尔定律的计算加速需求,硬件界引入了多核技术。基于多核的计算机系统是目前最具活力和发展前途的一项技术研究,尤其是基于多核架构的嵌入式系统,它将在音、视频信号处理领域、图像压缩和通信领域得到广泛的应用。相对于单核处理器,多核处理器突破了单核处理器在性能方面的瓶颈,为提高处理器的性能提供了一种新的途径,通过增加处理器的个数来提升处理器的运算速度。虽然多核能利用集成度提高带来的优势以使得芯片的性能成倍增加,但同时将原来单处理器系统中的一些问题引入到了多核处理器内部。多核处理器的各CPU核心执行的程序之间有时需要进行数据共享与同步,因此其硬件结构必须支持核间通信。高效的通信机制是多核处理器高性能的重要保障。
中国专利申请200910071475.9公开了一种基于FPGA的多核星载计算机,该计算机包括基于SRAM的FPGA、n个PROM、n个SRAM、反熔丝FPGA和配置NOR型闪存。该星载计算机可以根据卫星任务,通过FPGA硬件编程实现自动切换系统功能。该系统每个处理器相互独立,分别完成不同的功能。如果其中一个处理器的计算量较大,而后续的计算需要依赖于该处理器的计算结果,则很容易出现性能瓶颈以及资源浪费。
中国专利申请200910067489.3公开了一种基于多核技术的前馈神经网络硬件实现方法,涉及一种基于特定计算模型的计算机系统,采用多个NIOS II软核处理器构建一种多核系统,实现神经网络高速、分布、并行计算的目的。该系统中各处理器之间的通信由多端口存储器实现,每个处理器都在存储器空间中对应一段固定连续地址的空间,其缺点是必须要有一个核作为主控核,负责管理存储器空间,而且由于每个处理器分配的地址是固定且连续的,灵活性较差。
中国专利申请201010189839.6公开了一种基于多核的运动模糊图像复原系统,该系统中的多核处理模块由多个DSP构建,多核处理模块从DDR SDRAM中读取视频帧并进行图像补偿,双DSP核心的高效性能能够更有效的完成图像补偿和复原的功能。该系统每个DSP负责自身的图像处理任务,将结果输出。这种结构必须依赖于一个预处理模块,将待处理的图像预先分为n等份,然后将分割好的图像存储到每个DSP对应的DDR SDRAM中。由于预处理模块将会承担全部的预处理任务,在高数据量的情况下将会成为性能瓶颈。并且,这种多核处理的实现方式并不一定适用于图像处理之外的其他领域。
发明内容
本发明提供了一种基于FPGA多核系统的核间通信方法,解决了现有多核系统由于通信逻辑缺陷导致系统效率不高的问题。
一种基于FPGA多核系统的核间通信方法,所述多核系统包括至少两个软核,所有软核挂载在FPGA的共享缓冲上,共享所有外设资源,所述核间通信包括核间的数据交互和命令交互,
当交互数据时,相邻软核之间采用快速点对点连接总线方式进行核间交互,非相邻软核之间采用共享缓冲、邮箱及互斥量方式进行核间交互;当交互命令时,相邻软核之间采用快速点对点连接总线结合中断方式进行核间交互,非相邻软核之间采用共享缓冲、邮箱、互斥量或它们结合中断方式进行核间交互。
邮箱比较适用于小于100字节数据的交互,因为发送方需要从自己的内存中拷贝数据,然后写到邮箱的FIFO中去,而相似的接收处理器则需要从FIFO中将数据拷贝出来。当然邮箱的功能可以通过DMA来扩展,以省去数据的复制,从而可传递更大的数据量;互斥量是多核间共享资源时的一种同步机制,属于硬件同步。
中断是异步的,可以收集众多外围设备产生的终端输入,并最终为系统的处理器产生唯一的中断输出,中断寄存器均通过总线上的从接口连接在一起。
FSL是相邻核间的大数据量交互的通信方式,FSL提供了输出FIFO和输入FIFO之间一种点对点的传输通道。它分为M(Master)FSL和S(Slave)FSL两类接口,FSL的写操作存在两种模式:阻塞模式和非阻塞模式。如果FIFO已满,在阻塞模式下处理器会等待,直到FIFO因为输出变得不满为止;而在非阻塞模式下,写操作被禁止,同时在MSR中设置进位信号,这时指令仍将被执行。同样地,读操作也存在两种模式。从输入FIFO到寄存器内容转移过程需要两个时钟周期(只要FIFO中有数据),如果FIFO中没有数据,那么在阻塞模式下,处理器会等待,直到FIFO因为输入而获得数据为止;而在非阻塞模式下,数据的传输没有发生,同时在状态寄存器中设置进位信号,但是传输仍将被完成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110164421.4/2.html,转载请声明来源钻瓜专利网。