[发明专利]一种动态可重构阵列的配置信息切换方法及装置

说明书

技术领域

本发明涉及嵌入式系统的技术领域，特别是涉及一种动态可重构阵列的配置信息切换方法，以及，一种动态可重构阵列的配置信息切换装置。

背景技术

动态可重构处理器是一种新型的处理器构架，其结合了软件的灵活性和硬件的高效性，和传统单核微处理器相比，不仅可以改变控制流，还可以改变数据通路，具有高性能、低功耗、灵活性好、扩展性好的优点，尤其适合于处理计算密集型的算法，例如媒体处理、模式识别、基带处理等。因此动态可重构处理器也成为目前处理器结构的一个重要发展方向，如欧洲微电子中心(IMEC)的ADRES处理器和惠普(HP)的CHESS处理器，前者由紧耦合的超长指令字(Very Long Instruction Word，VLIW)处理器内核和粗颗粒度并行矩阵计算的可重构硬件构成，后者由大量可重构算术计算单元阵列构成。

动态可重构处理器的核心一般为一个二维的可重构算术逻辑单元(ALU)阵列，该结构是并行计算以提高处理能力的基础。同时，可重构算术逻辑单元间必须拥有较为灵活的互联结构以保证运算通用性，这种可配置的互联结构使得动态可重构处理器可以改变数据流，实现了对数据流的高速并行处理，相对于传统单核、少核处理器大大的提升了计算性能。

采用现有技术，对于可重构阵列配置信息的切换通常采用串行的方式，即动态可重构阵列(RCA)中每一行的动态可重构单元(RC)获得上一层配置信息的运算结果作为自己的运算数据，并且把自身配置信息的运算结果送给下一行。显然，这种配置信息的切换方式需要占用较长时间，并耗费较多资源。

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：提供一种动态可重构阵列的配置信息切换机制，用以提高可重构阵列配置信息的切换效率，进一步提高动态可重构处理器的计算性能。

发明内容

本发明所要解决的技术问题是提供一种动态可重构阵列的配置信息切换方法和装置，用以提高可重构阵列配置信息的切换效率，以进一步提高动态可重构处理器的计算性能。

为了解决上述问题，本发明公开了一种动态可重构阵列的配置信息切换方法，包括：

当配置信息之间没有数据依赖关系时，分别获取所述配置信息的运算特征信息；

依据所述运算特征信息控制不同的配置信息分别在对应的动态可重构阵列中逐行切换。

优选的，所述配置信息包括第一配置信息和第二配置信息，所述运算特征信息包括：第一配置信息的第一运算周期和输出次数，以及，第二配置信息的第二运算周期；其中，所述第一配置信息为在先运算的配置信息，所述第二配置信息为在后运算的配置信息。

优选的，所述动态可重构阵列包括第一阵列和第二阵列，所述第一阵列执行第一配置信息的数据运算，所述第二阵列执行第二配置信息的数据运算。

优选的，所述依据运算特征信息控制不同的配置信息分别在对应的动态可重构阵列中逐行切换的步骤包括：

当所述第二运算周期大于或等于第一运算周期时，在第一配置信息在第一阵列中经过m个周期的逐行运算后，切换至第二配置信息在第二阵列中的逐行运算，所述m为输出次数。

优选的，所述依据运算特征信息控制不同的配置信息分别在对应的动态可重构阵列中逐行切换的步骤还包括：

当所述第二运算周期小于第一运算周期时，在第一配置信息在第一阵列中经过n个周期的逐行运算后，切换至第二配置信息在第二阵列中的逐行运算，所述n为第一运算周期与输出次数之和减去第二运算周期的结果。

本发明实施例还提供了一种动态可重构阵列的配置信息切换装置，包括：

运算特征获取模块，用于在配置信息之间没有数据依赖关系时，分别获取所述配置信息的运算特征信息；

逐行切换模块，用于依据所述运算特征信息控制不同的配置信息分别在对应的动态可重构阵列中逐行切换。

优选的，所述配置信息包括第一配置信息和第二配置信息，所述运算特征信息包括：第一配置信息的第一运算周期和输出次数，以及，第二配置信息的第二运算周期；其中，所述第一配置信息为在先运算的配置信息，所述第二配置信息为在后运算的配置信息。

优选的，所述动态可重构阵列包括第一阵列和第二阵列，所述第一阵列执行第一配置信息的数据运算，所述第二阵列执行第二配置信息的数据运算。

优选的，所述逐行切换模块包括：

第一切换子模块，用于在所述第二运算周期大于或等于第一运算周期时，在第一配置信息在第一阵列中经过m个周期的逐行运算后，切换至第二配置信息在第二阵列中的逐行运算，所述m为输出次数。