[发明专利]形成于SOI衬底上的静态随机存取存储器有效
申请号: | 201110159604.7 | 申请日: | 2011-06-14 |
公开(公告)号: | CN102298956A | 公开(公告)日: | 2011-12-28 |
发明(设计)人: | 胡剑 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | G11C5/06 | 分类号: | G11C5/06;H01L27/12 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 形成 soi 衬底 静态 随机存取存储器 | ||
技术领域
本发明涉及半导体制造技术领域,特别涉及一种形成于绝缘体上硅衬底上的静态随机存取存储器。
背景技术
通常,SRAM(静态随机存储器)的存储单元由两个下拉晶体管(又称驱动晶体管)、两个上拉晶体管(又称负载晶体管)和两个传输门晶体管(又称传输晶体管、存取晶体管、有源晶体管)组成。
如图1所示,一个传统的SRAM存储单元的电路在图1中示出。存储单元100中,两个上拉晶体管(PU-1,PU-2)110、115为PMOS晶体管,两个下拉晶体管(PD-1,PD-2)120、125为NMOS晶体管,从而形成两个交叉锁存CMOS反相器的触发器电路,使存储单元100具有用于表示“0”和“1”的两个稳定状态,两个传输门晶体管(PG-1,PG-2)130、135为NMOS晶体管,用于在读和写操作期间控制对存储单元100的存取。其中,上拉晶体管为拉向Vdd或Vss的晶体管,存储单元100通过两个上拉晶体管(PU-1,PU-2)拉向Vdd而运行。
存储单元100中,两个上拉晶体管(PU-1,PU-2)110、115的源极电连接到电源线Vdd150。上拉晶体管(PU-1)110的漏极电连接到传输门晶体管(PG-1)130的源极、下拉晶体管(PD-1)120的源极以及上拉晶体管(PU-2)115的栅极。类似地,上拉晶体管(PU-2)115的漏极电连接到传输门晶体管(PG-2)135的源极、下拉晶体管(PD-2)125的源极以及上拉晶体管(PU-1)110的栅极。下拉晶体管(PD-1,PD-2)120、125的漏极电连接到接地线Vss 155。另外,上拉晶体管(PU-1)110和下拉晶体管(PD-1)120的栅极和上拉晶体管(PU-2)115和下拉晶体管(PD-2)125的栅极分别电连接。
存储单元100中,两个传输门晶体管(PG-1,PG-2)130、135的漏极分别电连接到读端口位线(BL)100和互补读端口位线(BLB)165。传输门晶体管(PG-1,PG-2)130、135的栅极电连接到写端口字线(WL)170。读端口位线(BL)和互补读端口位线(BLB)160、165和写端口字线(WL)170可以延伸到其他SRAM单元和/或其他元件,包括行和列锁存器、解码器以及选择驱动器、控制和逻辑电路、灵敏放大器、多路转换器、缓冲器等等。
请参看图2,图2为现有技术的SRAM单元的金属布线方案示意图。如图2所示,现有技术的SRAM单元包括第一金属层、第二金属层和第三金属层。第一金属层提供存储单元中各个晶体管的互连;第二金属层形成在第一金属层之上,第二金属层提供字线(WL)连接,其与存储单元的长平行;第三金属层形成在第二金属层之上,第三金属层提供位线(BL)、互补位线(BLB)、接地线Vss和以及电源线Vdd连接,位线、互补位线以及电源线Vdd同存储单元的宽平行,接地线Vss同存储单元的长平行。
然而,上述传统存储器芯片结构的典型缺点为:SRAM单元中的区域互连架构,至少需要三个金属层,例如上拉晶体管PU-1的漏极与下拉晶体管PD-1的漏极通过第一金属层电性连接,位线、字线以及电源线从而必须使用第二或第三金属层,从而导致高寄生电容,造成电阻电容延迟增加。
发明内容
本发明要解决的技术问题是提供一种形成于绝缘体上硅衬底上的静态随机存取存储器,以解决现有技术的SRAM单元中所需要的位线金属层较多的问题。
为解决上述技术问题,本发明提供一种形成于SOI(绝缘体上硅)衬底上的静态随机存取存储器,包括多个静态随机存取存储单元,所述每个静态随机存取存储单元包括:
第一上拉晶体管和第二上拉晶体管、第一下拉晶体管和第二下拉晶体管、第一传输门晶体管和第二传输门晶体管、第一金属层、位于所述第一金属层之上的第二金属层以及位于所述第二金属层之上的第三金属层;所述晶体管均形成在SOI衬底的有源区上;
所述第一上拉晶体管同所述第一下拉晶体管的漏极之间通过所述SOI衬底的第一连接有源区相连,同时所述第一连接有源区同所述第一传输门晶体管的源极相连;所述第二上拉晶体管同所述第二下拉晶体管的漏极之间通过所述SOI衬底的第二连接有源区相连,同时所述第二连接有源区同所述第二传输门晶体管的源极相连;
所述第一金属层提供位线及互补位线连接;同时通过接触孔形成的触点将第一上拉晶体管的漏极与第二上拉晶体管的栅极相连接,通过接触孔形成的触点将第二上拉晶体管的漏极与第一上拉晶体管的栅极相连接;
所述第二金属层提供字线连接,所述第三金属层提供电源线Vdd和接地线Vss连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110159604.7/2.html,转载请声明来源钻瓜专利网。