[发明专利]用于形成硅通孔的方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及用于形成硅通孔的方法。

背景技术

随着半导体集成电路制造技术的发展，芯片中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已进入了亚微米的范围。集成电路技术发展的驱动力来源于对更高性能、更多功能、更小尺寸、更低功耗和成本的需求，经济的新型小尺寸3D硅通孔(TSV, Through -Silicon-Via)封装技术也由此应运而生。

3D硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往集成电路封装键合和使用凸点的叠加技术不同，硅通孔能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。它也被称为继线键合(Wire Bonding)、TAB和倒装芯片(FC)之后的第四代封装技术。硅通孔封装的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的2D互连，降低寄生效应和功耗等。

然而，当采用上述工艺过程形成硅通孔时经常出现较严重的缺陷。图1(A)-1(G)是说明使用现有技术形成硅通孔时存在缺陷的示意图，如图1(A)所示，在半导体衬底102的正面102A上已经形成有硬掩膜层，例如具体为氧化物层104和氮化硅层106、并经过例如刻蚀工艺而形成凹槽108，作为硅通孔的凹槽，并且在凹槽108的内壁沉积了氧化物层110，例如氧化硅层。现有技术中常常遇到的一个问题是，在完成硅通孔结构的最后步骤，即在硅通孔凹槽108中填充导电材料如金属材料时，通常会发生污染（contamination），并且填充的金属材料无法承受封装半导体器件时的高温。针对上述问题，现有技术中的一种解决方案是提前在硅通孔的凹槽108中填充多晶硅。如图1(B)所示，112表示填充进硅通孔凹槽108中的多晶硅。如图1(C)所示，接下来去除半导体衬底102的正面102A上的硬掩膜层，例如通过蚀刻去除氮化硅层106，并继续进行化学机械抛光，用以去除氧化物层104。如图1(D)所示，对半导体衬底102进行前段工序和后段工序的处理。如图1(E)所示，对半导体衬底的背面102B进行化学机械抛光，用以露出硅通孔凹槽108。这时，出现了另一个问题，即多晶硅112的高阻抗特性会导致器件的性能变差，并且在之前填充到凹槽108中的多晶硅112很难从衬底的背面102B完全去除。如图1(F)所示，多晶硅112没有完全被去掉，从而会产生粗糙的多晶硅薄膜表面114。或者，如图1(G)所示，即使多晶硅112完全被去掉，可能在硅通孔的上部形成粗糙的硅化物表面116。上述两个问题都会在硅通孔凹槽108中填充金属材料后影响半导体器件的性能。

因此，本领域需要一种改进形成硅通孔的方法，即能够有效地克服在硅通孔的凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的硅化物表面的影响，从而提高制造半导体器件的良品率，并且同时具有简单的制造流程和较低的成本。

发明内容

为了能够有效地克服在硅通孔凹槽中填充金属材料时发生的污染，又能够在之后的工艺中防止残留不必要的材料以及克服可能在硅通孔中形成粗糙的硅化物表面的影响的技术问题，本发明对形成硅通孔的方法进行了改进。

本发明提出一种用于形成硅通孔的方法，包括下列步骤：提供半导体衬底；对衬底进行刻蚀，以形成凹槽；在所述凹槽中填充牺牲材料层；回蚀刻所述牺牲材料层，并在所述凹槽上部沉积多晶硅层；对所述衬底的背面进行抛光，用以暴露出凹槽；剥离所述凹槽中的牺牲材料层；在凹槽中沉积金属材料层，并使其与所述多晶硅层反应形成金属硅化物；在凹槽中填充导电材料以形成所述硅通孔。

其中所述形成凹槽的步骤进一步包括在所述衬底的正面形成硬掩膜层，用以形成图案以对所述衬底进行蚀刻，并且在所述回蚀刻步骤之后以及所述抛光步骤之前进一步包括去除所述硬掩膜层。

其中在所述形成凹槽的步骤完成后以及在所述填充牺牲材料层之前，进一步包括在所述凹槽的内壁上形成氧化层。 

其中在所述回蚀刻步骤之后以及在所述抛光步骤之前进一步包括对所述衬底执行前段工序和后段工序。

其中所述多晶硅层的材料为掺杂的多晶硅。

其中所述多晶硅层的厚度为所述凹槽深度的1/20至1/10。

其中所述金属材料层的材料为CoWP。

其中所述金属材料层的材料为镍、钨或钴。

其中所述金属材料层的厚度为50至500埃。

其中所述导电材料为铜。