[发明专利]CMMB中LDPC码的译码算法及部分并行译码器

权利要求书

1.CMMB中LDPC码的译码算法，其特征在于，包括以下步骤：

(a)对LDPC码的现有校验矩阵进行置换，得到由18个256×9216的子矩阵组成的新校验矩阵，且每个子矩阵的每一列仅包含一个“1”；

(b)将新校验矩阵应用于部分并行译码器中，控制单元控制整个部分并行译码器进行系统初始化；

(c)信息更新单元接收变量节点存储单元的信息，与校验节点存储单元的信息共同作用，完成所有变量节点和校验节点的信息更新，直至CMMB中LDPC码的译码完成。

2.根据权利要求1所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(a)中对LDPC码的现有校验矩阵进行置换的置换方法为：

(a1)将LDPC码的现有校验矩阵中第1行和由第1行循环移位生成的所有行构成第1个子矩阵，该子矩阵占据新校验矩阵的第1行至第256行；

(a2)将LDPC码的现有校验矩阵中第2行和由第2行循环移位生成的所有行构成第2个子矩阵，该子矩阵占据新校验矩阵的第257行至第512行；

(a3)按照上述方法，类推至LDPC码的现有校验矩阵的第18行，得到18个256×9216的子矩阵，从而构成LDPC码的新校验矩阵。

3.根据权利要求1或2所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c)的具体步骤包括：

(c1)预处理单元对输入的校验节点信息和变量节点信息进行处理；

(c2)最小值次小值计算单元按照补偿最小和算法对预处理后的信息进行处理，并更新当前行的校验节点信息，然后由变量节点更新单元对与当前处理行的校验节点相连的变量节点进行信息更新；

(c3)判断是否完成所有变量节点的信息更新，如果是，则执行(c5)，反之，则执行(c4)；

(c4)变量节点存储单元将变量节点的更新信息传输至与之相连的下一行校验节点，并执行(c1)～(c3)；

(c5)根据λ_n的值判定第n比特的接收值，n＝1，...，N。

4.根据权利要求3所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c1)的具体方法为：

首先从变量节点存储单元中读取和当前处理行校验节点相连的变量节点信息；然后再从当前处理行的校验节点存储单元中读取当前行的当前校验节点信息，两者相减，所得到即为预处理单元的输出信息，将该信息传输到最小值次小值计算单元，同时将该信息存入移位存储器中。

5.根据权利要求4所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c2)中补偿最小和算法的具体方法为：

首先对预处理单元的处理结果求取最小值min1、次小值min2，以及求取处理结果的所有值的符号的乘积signs；然后针对每一个校验节点的更新信息，取出它的符号signx与signs做异或运算得到更新后的符号signf；最后将预处理单元的处理结果的绝对值与min1进行比较，若相等，则它更新后的值为(signf)min2，反之，则它更新后的值为(signf)min1。

6.根据权利要求5所述的CMMB中LDPC码的译码算法，其特征在于，所述步骤(c2)中变量节点更新单元完成变量节点的信息更新的具体方法为：

将经过最小值次小值计算单元处理后的校验节点的更新信息与移位寄存器中存储的值相加得到与校验节点相连的变量节点的更新信息。

7.CMMB中LDPC码的部分并行译码器，其特征在于，包括变量节点存储单元，与该变量节点存储单元进行信息交换的至少一个信息更新单元，以及对变量节点存储单元和所有信息更新单元进行控制的控制单元。

8.根据权利要求7所述的CMMB中LDPC码的部分并行译码器，其特征在于，所述信息更新单元包括用于存储校验节点信息的校验节点存储单元、用于对待更新信息进行预处理的预处理单元、用于对预处理单元的处理结果进行补偿最小和算法的最小值次小值计算单元，以及用于完成变量节点信息更新的变量节点更新单元和移位寄存器。

9.根据权利要求8所述的CMMB中LDPC码的部分并行译码器，其特征在于，所述校验节点存储单元和变量节点存储单元均由存储器构成。

10.根据权利要求9所述的CMMB中LDPC码的部分并行译码器，其特征在于，所述控制单元由状态器构成，预处理单元由处理器构成，而最小值次小值计算单元则由计算器构成。