[发明专利]一种全互联路由结构动态可重构数据处理方法及处理器

权利要求书

1.一种全互联路由结构动态可重构数据处理方法，其特征在于：

步骤101、输入一个周期的待处理数据；

步骤102、将输入的每个待处理数据由每个路由单元按分配编码方法接收数据，输送到与每个路由单元相配的计算单元进行处理；

步骤103、将处理完毕的数据通过提取编码方法提取所需数据；

步骤104、将所述提取的数据输出。

2.如权利要求1所述的全互联路由结构动态可重构处理数据方法，其特征在于：

步骤102所述的分配编码方法具体包括：

当每个周期内输入阵列的数据个数为2ⁿ，阵列大小为2^m×2^k个，其中2^m为行宽，2^k为列宽时，对每个路由单元按照1+max(n，m)比特的形式进行编码。

3.如权利要求1所述的全互联路由结构动态可重构处理数据方法，其特征在于：

步骤103所述的提取编码方法具体包括：

当阵列大小为2^m×2^k个，每个周期输出数据为2^j个时，输出路由针对m+k进行编码，配置输出路由的i个输出端口。

4.如权利要求3所述的全互联路由结构动态可重构处理数据方法，其特征在于：

提取编码方法为对于计算单元的输出位置编码或者对于输出的计算单元位置编码。

5.一种全互联路由结构动态可重构处理器，其特征在于：

包括：

输入FIFO，用于输入多个待处理数据；

动态可重构阵列，包括阵2^m×2^k列单元，所述的阵列单元包括路由单元和计算单元，每个路由单元连接输入FIFO；动态可重构阵列按列排列形成一维环状结构；用于将输入的每个待处理数据由每个路由单元按分配编码方法接收数据，输送到与每个路由单元相配的计算单元进行处理；

输出路由，每个计算单元连接输出路由，用于将处理完毕的数据通过提取编码方法提取所需数据；

输出FIFO，连接输出路由，用于将所述提取的数据输出。

6.如权利要求5所述的全互联路由结构动态可重构处理器，其特征在于：

还包括内部缓存，连接输出路由与动态可重构阵列的每个路由单元，用于使阵列的运算结果在内部反复运算。

7.如权利要求5所述的全互联路由结构动态可重构处理器，其特征在于：

还包括编译单元，连接每个计算单元和输出路由，用于转换对于计算单元的输出位置编码为对于输出的计算单元位置编码。