[发明专利]一种基于SOI衬底的高迁移率双沟道材料的制备方法

说明书

技术领域

本发明涉及一种用于CMOS器件的双沟道材料的制备方法，尤其涉及一种基于SOI衬底的高迁移率双沟道材料的制备方法，属于微电子与固体电子学技术领域。

背景技术

随着集成电路工艺的发展，器件的特征尺寸不断缩小，体硅材料较低的电子和空穴迁移率已经成为提高器件性能的瓶颈。应变硅(strained silicon)，通过在晶格常数不同于硅的材料上外延硅，或者其他工艺方法引起硅晶格结构的拉伸或者压缩形变而形成。由于其可以有效提高载流子迁移率，已经成为面向新一代半导体工艺节点的候选衬底材料。SiGe衬底具有与Si不相同的晶格常数，在SiGe衬底上外延生长的Si与SiGe衬底之间会存在晶格失配，这种晶格失配使得外延的Si层会有应变。应变硅材料由于其晶格结构的畸变，能够同时提高电子和空穴的迁移率，而绝缘体上应变硅(sSOI，strained silicon on insulator)同时具有绝缘体上硅(SOI，silicon on insulator)和应变硅的优点，在集成电路工艺中具有更广阔的应用前景。

绝缘体上应变硅材料也可以是应变Si与(应变)SiGe的组合，即以应变Si/(应变)SiGe形成双沟道层结构(应变Si为表层、SiGe为埋层)。在双沟道独特的能带结构中，电子被限制在应变Si层中，可以获得高的电子迁移率，空穴被限制在(应变)SiGe层中，可以获得高的空穴迁移率。

鉴于此，本发明将提出一种基于SOI衬底的应变Si/SiGe双沟道材料的制备工艺，采用该工艺可同时为NMOS及PMOS提供高迁移率的沟道材料。

发明内容

本发明要解决的技术问题在于提供一种基于SOI衬底的高迁移率双沟道材料的制备方法。

为了解决上述技术问题，本发明采用如下技术方案：

一种基于SOI衬底的高迁移率双沟道材料的制备方法，包括以下步骤：

步骤一、在SOI衬底上外延生长SiGe层，其中SOI衬底由下至上依次由硅衬底、绝缘埋层和顶层硅组成；

步骤二、在所述SiGe层上继续外延生长Si盖帽层；

步骤三、在所述Si盖帽层上形成光刻胶，利用光刻刻蚀工艺将部分Si盖帽层露出；

步骤四、在露出的Si盖帽层上继续外延生长Si层；

步骤五、进行离子注入，使注入的离子分布在SOI衬底的顶层硅中；

步骤六、进行退火工艺，使部分SiGe层中的应力产生弛豫，从而将应力转移到其上方外延的Si材料中形成应变硅；形成的应变硅用于形成NMOSFET沟道，在光刻胶覆盖区域下方的SiGe层用于形成PMOSFET沟道。

作为本发明的优选方案，步骤一所采用的SOI衬底的顶层硅厚度为5-100nm，绝缘埋层厚度为10-500nm。

作为本发明的优选方案，步骤一在SOI衬底上外延生长SiGe层之前，还需要对该SOI衬底进行RCA清洗。

作为本发明的优选方案，步骤一外延生长的SiGe层中，Ge含量为10％-50％。

作为本发明的优选方案，步骤一外延生长的SiGe层的厚度为5-200nm。

作为本发明的优选方案，步骤二外延生长的Si盖帽层的厚度为2-5nm。

作为本发明的优选方案，步骤四外延生长的Si层的厚度为5-20nm。

作为本发明的优选方案，步骤五注入的离子为H、He、N、Si、C中的一种或多种。

作为本发明的优选方案，步骤五离子注入的剂量为1E13-1E18/cm²。

作为本发明的优选方案，步骤五退火的温度为300-1000℃，时间为1分钟至2小时。

本发明的有益效果在于：

本发明采用了传统的SOI衬底，利用外延、离子注入、退火等手段在SOI衬底上形成了应变Si/SiGe双沟道材料，其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。

附图说明

图1-8为本发明方法的工艺流程示意图。

具体实施方式

下面结合附图进一步说明本发明的具体实施步骤，为了示出的方便附图并未按照比例绘制。

实施例一

请参见图1-8，本实施例提供的制备方法，包括以下步骤：