[发明专利]数字滤波器

说明书

技术领域

本发明涉及一种数字滤波器中的存储器的有效利用。

背景技术

在各种信号处理中，广泛利用数字处理，利用各种数字滤波器。

在图2中，作为数字滤波器的一个例子示出1阶IIR滤波器的结构。通过系数乘法器10将输入信号In乘以系数a之后输入到加法器12。输入信号In通过延迟器14被延迟而作为Z1并通过系数乘法器16乘以系数b后输入到加法器12。

加法器12的输出作为输出信号Out来输出，并且加法器12的输出通过延迟器18被延迟而作为Z2并通过系数乘法器20乘以系数c后输入到加法器12。

因而，在该数字滤波器中进行Out＝a·In+b·Z1+c·Z2这样的运算。

在此，系数数据a、b、c、延迟数据Z1、Z2存储在SRAM等存储部(RAM)中，并从该存储部读出这些数据。另一方面，为了进行上述运算，在一个时钟周期内进行(1)a·In、(2)b·Z1、(3)c·Z2这样的运算。因此，需要分别同时地读出系数数据和延迟数据。

在这种情况下，当用于存储系数a、b、c的系数RAM和用于存储延迟数据Z1、Z2的延迟RAM由分开的RAM构成时，运算效率更高。

专利文献1：日本特开2008-61053号公报

发明内容

发明要解决的问题

在此，当将数字滤波器等进行硬件化时，RAM容量的最小值受到限制(受到容量限制)的情况多。即，RAM是通用的存储部件，当为了特别的用途而制作时成本变高，因此不得不使用作为通用电路具有已经准备好的容量的RAM。因此，有时系数RAM、延迟RAM成为所需容量以上的容量。

作为上述问题的避免对策，有使用双(Dual)端口SRAM的方法，该双端口SRAM能够用一个RAM同时从两个端口进行读出。但是，双端口SRAM与单(Single)端口SRAM相比，即使是同容量，面积也大，因而不是有效的。

用于解决问题的方案

本发明是一种数字滤波器，具有多个滤波器单元，各所述滤波器单元包括对信号乘以规定的系数的多个系数乘法器、使信号延迟的多个延迟器以及将多个信号相加的加法器，各所述滤波器单元对输入信号以及输出信号实施系数相乘以及延迟的处理，根据输入信号获得输出信号，所述数字滤波器具有：第一存储器，其存储多组用于第一个滤波器单元的多个系数乘法器的系数数据，并且存储第二个滤波器单元的延迟器的延迟数据；以及第二存储器，其存储多组用于第二个滤波器单元的多个系数乘法器的系数数据，并且存储第一个滤波器单元的延迟器的延迟数据。

另外优选的是：多个滤波器单元是对来自用于检测绕X轴和Y轴这两轴的加速度的陀螺滤波器(Gyro filter)的两轴的信号进行处理的滤波器，所述第一个滤波器单元处理绕X轴和Y轴中的一个轴的加速度，所述第二个滤波器单元处理绕X轴和Y轴中的另一个轴的加速度，所述第一个滤波器单元和所述第二个滤波器单元是分时利用一个滤波器单元来构成的。

发明的效果

根据本发明，能够并行读出的同时能够实现存储器的有效利用。

附图说明

图1是表示实施方式的结构的图。

图2是表示数字滤波器的结构的图。

图3是表示用于手抖动校正的电路的图。

图4是表示陀螺滤波器的结构的图。

图5是说明陀螺滤波器的X轴运算时的处理的图。

图6是说明陀螺滤波器的Y轴运算时的处理的图。

附图标记说明

30、36、40：系数乘法器；32：加法器；34、38：延迟器。

具体实施方式

以下参照附图来说明本发明的实施方式。

图1是表示实施方式的滤波器的结构的图，示出了串联连接两个滤波器而成的结构。此外，也可以连接三个以上的滤波器。另外，多个滤波器也可以是通过分时利用一个滤波器来构成。

输入信号pIn输入到系数乘法器30p，在该系数乘法器30p中乘以系数pa来获得的pa·pIn输入到加法器32p。输入信号pIn还输入到延迟器34p，在该延迟器34p中进行延迟后成为PZ1。延迟后的信号PZ1在系数乘法器36p中乘以系数pb后输入到加法器32p。