[发明专利]一种优化高压LDMOS器件源漏穿通性能的方法

说明书

技术领域

本发明涉及一种半导体制造领域中的高压LDMOS器件，尤其涉及一种优化高压LDMOS器件源漏穿通性能的方法。

背景技术

高压LDMOS（Lateral Double-Diffused MOS Transistors，横向双扩散金属氧化物半导体晶体管）器件被广泛地使用在各种芯片中。LDMOS器件具有工作电压高和工艺简单的特点，其工艺易于CMOS工艺兼容。

在中国专利CN101783295A中披露了一种高压LDMOS器件及其制造方法，其制造包括：在P型衬低中进行阱注入以形成N阱和P阱，在P阱中淀积有源区隔离层，并刻蚀所述P阱以在有源区形成有源区沟槽。去除有源区隔离层，在有源区沟槽中填入绝缘物。以第一掺杂剂量和第一掺杂能量对有源区进行N型杂质离子注入，以第二掺杂剂量和第二掺杂能量对有源区进行N型杂质离子注入以形成漂移区。淀积并刻蚀高压栅隔离层以形成高压栅区。在高压栅区生长高压栅氧化层，去除高压栅隔离，在高压栅氧化层上方淀积并刻蚀多晶硅以形成栅。

在中国专利CN101969074A中披露一种高压LDMOS器件，该LDMOS器件包括衬底、位于衬底之上的外延层，位于外延层之上的漂移区，位于LDMOS器件两端的漏区和源区。其中在衬底和外延层的交界面上紧贴漂移区的下表面具有交替排列的至少一对n型半导体区和p型半导体区，n型半导体区和p型半导体区紧贴排列相互形成横向的PN结，同时p型半导体区与漂移区形成纵向的PN结。

在LDMOS结构中，由于N漂移区的结深很深，由漏极而造成很严重的感应势垒降低效应（Drain induction barrier lower，DIBL），这就非常容易引起器件的源漏穿通，使得器件不容易控制。提高器件源漏之间的穿通电压常用增加器件的栅长及提高P阱掺杂浓度。但在提高LDMOS源漏穿通电压同时，也会产生不好的影响，如增加芯片的面积、影响节电容和节漏电流之类的问题。随着半导体技术的发展，如果能解决提高源漏之间穿通电压的问题，则将加快LDMOS器件的应用和发展。

发明内容

本发明目的在于提供一种优化高压LDMOS器件源漏穿通性能的方法，可以有效的提高源漏之间穿通电压，也避免了增加芯片的面积和对节电容的影响。

为了实现上述的目的提供一种高压LDMOS器件优化源漏穿通性能的方法，其特征在于：在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入离子形成不接触基板表面的离子注入区域；除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；在基板中分别注入P型和N型的离子，分别形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内；在P阱和N-漂移区内分别进行N型离子注入以形成N型重掺杂区，N-漂移区内设置的N型重掺杂区和N-漂移区构成LDMOS器件的漏极区，P阱内形成的N型重掺杂区构成LDMOS器件的源极区；其中，植入P阱内N型重掺杂区时使二氧化硅隔离区所在的位置处于P阱内N型重掺杂区与N-漂移区之间；在P阱内N型重掺杂区和N-漂移区之间的P阱区域的上方生成栅氧化层和多晶硅栅极。

本发明提供一种高压LDMOS器件优化源漏穿通性能的方法中，在源漏之间容易穿通的地方引入二氧化硅，从而提高器件源漏之间的穿通电压。对开口中注入氧离子，将基板中的硅部分转化成二氧化硅。注入的氧离子浓度优选为1×10¹⁸~3×10¹⁸/cm²。

在上面提到的高温退火处理过程包括以下：先将基板升温至900~1100℃，并维持该温度0.5~2小时，之后继续升温至1200~1300℃，待形成二氧化硅隔离区后冷却至室温。通过高温退火，修复由于之前氧离子注入基板而造成的损伤，并使得之前形成的二氧化硅转化成二氧化硅隔离区。优选，在高温退火过程中先将基板退火温度升高至1000℃，并维持该温度1小时，后将基板退火温度调高至1200℃，维持该温度3小时。

本发明另一个目的在于提供一种由上述方法制作的LDMOS器件，该器件包括：在P型基板中设置N-漂移区，在N-漂移区边上设置P阱，在靠近N-漂移区的P阱内设置二氧化硅隔离区，所述N-漂移区内设置的N型重掺杂区和N-漂移区构成漏极区，在P阱内形成有N型重掺杂区的源极区；并且在P阱内设置的N型重掺杂区和N-漂移区之间的P阱区域的上方设置有栅氧化层和多晶硅栅极，位于源极区与N漂移区之间的二氧化硅隔离区用于提高器件源漏之间的穿通电压。