[发明专利]一种基于指令预取的多核共享存储器控制设备

说明书

技术领域

本发明涉及一种数据存储控制系统，具体的说，涉及一种基于指令预取的多核共享存储器控制设备。

背景技术

自上世纪80年代以来，处理器的性能一直按照摩尔定律以每18个月翻一番的速度提升，而存储器访问延迟平均每12个月仅能提高10％。处理器与存储器性能差距即“存储器墙”的问题越来越大，已成为并行实时多核处理系统主要考虑的问题。

目前，动态随机存储器(DRAM)已经广泛用于数据存储领域。一般使用DRAM控制设备来控制对DRAM的读写。DRAM控制设备接收处理器的读/写请求，通过命令解析控制DRAM的操作，将数据写入DRAM或者将DRAM数据传入处理器。图1所示的是传统多核共享DRAM控制设备120的框图。如图1所示，DRAM控制设备包括数据FIFO100，用来暂存处理器的写入数据或者返回给处理器的数据；控制模块102，根据处理器的访存指令的类型，控制内部状态的跳转和数据通路的数据传输，并将存储器控制信号发送给I/O接口模块108；数据通路104，用来控制数据的传输，将待写入的数据从数据FIFO传输到I/O接口模块108，或者将从I/O读出的数据写入数据FIFO100；I/O接口模块108，接受来自控制模块102的控制信号和数据通路的数据信号，并根据存储器的时序标准完成同存储器的命令和数据的传输。DRAM存储器110作为一存储阵列，由行、列组成，对DRAM存储器110操作需要按照严格的工业标准。首先需要通过行选通指定存储块地址(Bank ADDR)和行地址(Row ADDR)，然后经过行延迟(tRCD)后指定列地址(Column ADDR)，此时真正选中存储器的某一地址，经过读延迟(tCL)数据出现在存储总线上。如果对该地址读写操作完后即对当前选通行进行预充电，称为页关闭策略(Close Page)，如果不预充电当前行，称为页打开策略(Open Page)。目前DRAM控制设备一般采用静态的控制策略，即是指在对DRAM读写操作完成后根据静态的控制策略单一的选择关闭或者继续打开当前的操作的某一行。静态的控制策略同DRAM寻址的方式密切相关。比如说DRAM控制设备采用页打开(Open Page)的静态的控制策略，即每次读写操作完都不会预充电，当前操作行处于打开状态。页打开的静态策略非常适合于DRAM存储具有数据相关性的应用场合。但是若DRAM寻址的下一个操作是访问同一个存储块(Bank)其他行，就会造成访问的页冲突(PageConfict)，需要先关闭当前操作行，然后再发新的行地址、列地址，同样的道理，DRAM控制设备也可以采用页关闭的静态控制策略，即每次读写操作完都会进行预充电操作关闭当前行。页关闭的静态策略适用于数据相关性比较差的DRAM寻址应用场合。但是如果下一次读写操作是对相同存储块(Bank)的相同行进行，此时称为页快速命中(Page Fast Hit)。这时因为采用页关闭的静态策略，需要重现发出行地址、列地址。静态的控制策略与DRAM存储器数据存取的应用场合有密切的关系，但可能存在静态的控制策略与DRAM寻址冲突，从而增加处理器访存的延迟。为了降低访问DRAM芯片的时间，一些DRAM控制设备采用预测技术动态的调整策略，但是这又会增加DRAM控制设备的复杂度，并且预测不正确也会增加访存的时间，降低DRAM总线吞吐率。