[发明专利]铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺

说明书

技术领域

    本发明涉及一种铜大马士革工艺，尤其涉及一种铜大马士革工艺金属-绝缘层-金属（Metal-Insulator-Metal，简称MIM）电容结构及制造方法。

背景技术

随着半导体器件特征尺寸的减小，半导体后段铜制程取代铝制程成为主流工艺。在混合信号和射频电路中，开发能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺的MIM电容结构及制造流程成为必要。这不仅改善了工艺的复杂性；而且使用低电阻铜作为电极板可改善MIM电容性能。

专利US6329234，铜工艺兼容CMOS金属绝缘层金属电容器的结构及工艺流程，其所采用的技术方案是在双大马士革结构中制作单层大马士革MIM电容。

专利US6670237，铜工艺兼容CMOS金属绝缘层金属电容器的结构及工艺流程，其所采用的技术方案是在单大马士革通孔结构中制作单层大马士革MIM电容。

而且随着半导体尺寸的减小，必须减小MIM电容面积。这就要求必须增加电容密度。

本发明提出的双层MIM电容结构及铜大马士革制造工艺，能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺，并增大MIM电容密度。

发明内容

本发明公开了一种铜大马士革工艺金属-绝缘层-金属电容结构及制造方法，能够完全兼容CMOS逻辑电路及电感的的铜大马士革工艺，并增大MIM电容密度。

本发明的上述目的是通过以下技术方案实现的：

一种铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，

淀积一基体介电层，通过大马士革工艺在基体上形成第一电极沟槽和金属互连线沟槽，并制作第一电极和金属互连线；

在基体介电层上依次淀积第一介电阻挡层和第一介电层；

刻蚀第一介电层、第一介电阻挡层形成第二电极沟槽，使所述第二电极沟槽的底部接触所述第一电极；

淀积形成第一绝缘层，使所述第一绝缘层覆盖所述第一介电层及所述第二电极沟槽；

通过光刻和刻蚀形成通孔，使所述通孔穿过所述第一绝缘层、所述第一介电层以及所述第一介电阻挡层，接触所述金属互连线；

在通孔及覆盖有第一绝缘层的第二电极沟槽中淀积形成金属阻挡层和铜籽晶层，并填充金属铜，之后进行化学机械研磨平坦化，以去除多余金属，形成第二电极和通孔连线；

依次在所述第一介电层上淀积第二介电阻挡层和第二介电层；

刻蚀第二介电层、第二介电阻挡层形成第三电极沟槽，使所述第三电极沟槽的底部接触所述第二电极；

淀积形成第二绝缘层，使所述第二绝缘层覆盖所述第二介电层及所述第三电极沟槽；

刻蚀第二绝缘层、第二介电层、第二介电阻挡层形成第一连线沟槽和第二连线沟槽，使所述第一连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层，接触所述通孔连线；使所述第二连线沟槽穿过所述第二绝缘层、所述第二介电层以及所述第二介电阻挡层，接触所述第二电极；

在第一连线沟槽、第二连线沟槽以及覆盖有第二绝缘层的第三电极沟槽中淀积形成金属阻挡层和铜籽晶层，填充金属铜，并进行化学机械研磨平坦化，以去除多余金属，形成第三电极、第一沟槽连线和第二沟槽连线。

如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，所述大马士革工艺具体为：通过光刻和刻蚀在基体介电层上形成第一电极沟槽以及金属互连线沟槽，淀积金属阻挡层和铜籽晶层；在第一电极沟槽以及金属互连线沟槽中填充金属铜；化学机械研磨平坦化，以去除多余金属，形成第一电极和金属互连线。

如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，通过化学气相淀积形成所述基体介电层、所述第一介电层、所述第二介电层、所述第一介电阻挡层以及所述第二介电阻挡层。

如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，淀积所述基体介电层、所述第一介电层和所述第二介电层的材料从SiO2、SiOCH、FSG等中选取。

如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，淀积所述第一介电阻挡层和所述第二介电阻挡层材料从SiN、SiCN等中选取。

如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，通过物理气相淀积形成所述金属阻挡层和铜籽晶层。

如上所述的铜大马士革工艺金属-绝缘层-金属电容制造方法，其中，淀积所述金属阻挡层的材料为TaN或Ta。