[发明专利]一种基于双处理器协作的信息显示装置无效

专利信息
申请号: 201110130394.9 申请日: 2011-05-19
公开(公告)号: CN102184157A 公开(公告)日: 2011-09-14
发明(设计)人: 胡星波;晏渭川;廖悦 申请(专利权)人: 华东师范大学
主分类号: G06F15/167 分类号: G06F15/167;G06T1/00
代理公司: 上海蓝迪专利事务所 31215 代理人: 徐筱梅;张翔
地址: 200241 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 处理器 协作 信息 显示装置
【说明书】:

技术领域

发明属于嵌入式计算机技术领域,具体涉及用于图文信息显示的采用双处理器的计算机系统的设计。

背景技术

在许多图文信息显示装置(尤其是大型高速图形显示系统)中,由于要进行大量数据的处理和传输,使得基于单处理器的系统在硬件和软件设计上遇到较大困难,双处理器架构便成为首选。在基于双处理器的显示系统中,由于复杂的显示任务往往由两个处理器共同完成(例如,一个处理器负责图形变换,另一个处理器负责显示扫描),处理器之间如何进行协同工作就成为系统设计的难点。协同工作涉及任务的分解、进程的通信和同步、资源的共享和访问等等问题,如果这些问题解决得不好,将会构成系统性能的瓶颈,系统在处理复杂任务时很难取得理想的速度和效果。

发明内容

本发明的目的在于提供一种基于双处理器协同工作方式的图文信息显示装置,该装置能有效地克服双处理器系统的性能瓶颈,提高复杂任务的处理速度和执行效率。

实现本发明目的的具体技术方案是:

一种基于双处理器协作的信息显示装置,特点是该装置包括显示子系统A、显示子系统B、协作单元和共享存储单元,显示子系统A与显示子系统B分别通过各自的通信总线与协作单元连接、通过各自的地址/数据总线与共享存储单元连接;协作单元通过控制总线连接共享存储单元;所述显示子系统A包括处理器A、RAM-A、Flash ROM-A、显示器A、输入/输出 (I/O) 接口和网络接口,处理器A分别与RAM-A、Flash ROM-A、显示器A、输入/输出 (I/O)接口和网络接口连接;所述显示子系统B包括处理器B、RAM-B、Flash ROM-B和显示器B,处理器B分别与RAM-B、Flash ROM-B和显示器B连接。

所述协作单元由报文解析器A、报文解析器B、报文发送器A、报文发送器B、同步器和调度器组成,报文解析器A和报文发送器A与显示子系统A相连,报文解析器B和报文发送器B与显示子系统B相连,同步器和调度器分别与报文解析器A、报文解析器B、报文发送器A和报文发送器B相连,调度器通过控制总线连接共享存储单元。

所述共享存储单元由RAM和RAM控制器组成,二者相互连接,而RAM控制器分别通过地址/数据总线A和B连接两显示子系统A和B,同时又通过控制总线与协作单元相连。

本发明主要由两个显示子系统 (A和B)、协作单元和共享存储单元组成,两个子系统分别通过各自的通信总线与协作单元相连、通过各自的地址/数据总线与共享存储单元相连接,协作单元通过控制总线连接共享存储单元;两个显示子系统都是典型的嵌入式计算机,其处理器中运行着操作系统和应用程序;协作单元负责两个显示子系统的协同工作、数据交换和资源共享,协作单元可以是软件模块、或者是具有相同功能的芯片或硬件模块、或者是带固件的硬件模块;协作单元与显示子系统中的处理器之间使用专门的协议进行通信,通信协议定义了协作单元与处理器间传递的信息类型和数据格式;共享存储单元存放两个显示子系统均需使用的各种信息和数据,在协作单元的控制下,子系统A和B通过各自的地址/数据总线对共享存储单元有序地进行数据存取。

协作单元由报文解析器A、报文解析器B、报文发送器A、报文发送器B、同步器和调度器组成,报文解析器A和报文发送器A与子系统A相连,报文解析器B和报文发送器B与子系统B相连,同步器和调度器分别与报文解析器A、报文解析器B、报文发送器A和报文发送器B相连接,调度器又通过控制总线连接到共享存储单元上。协作单元通过对接收到的通信报文(来自显示子系统A或B)进行解析,判断两个子系统所处的当前状态,并通过发送包含特定控制命令的通信报文,对两个子系统的运行状态进行控制。协作单元中的同步器负责整个系统中分布式处理任务的具体管理,包括分布式任务所涉及各进程的激活、调度和跟踪,各进程之间的通信和同步。协作单元中的调度器负责管理系统中各进程对共享资源的访问:各进程对资源的访问请求在协作单元中进行排序,调度器对这些请求进行仲裁和调度,然后产生特定的控制信号,供共享存储单元使用。

共享存储单元由RAM和RAM控制器组成,二者通过内部的地址/数据总线相连,而RAM控制器分别通过地址/数据总线A和B连到两个显示子系统上,同时又通过控制总线与同步单元相连。RAM控制器根据协作单元产生的控制信号来决定向某个子系统开放读/写总线,该子系统中的某个进程就能通过地址/数据总线对共享存储单元中RAM的数据和信息进行存取。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华东师范大学,未经华东师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110130394.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top