[发明专利]具有金属栅的半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2010年7月30日提交的韩国专利申请No.10-2010-0074356的优先权，其全部内容通过引用并入在本文中。

技术领域

本发明的示例性实施例涉及一种半导体器件制造方法，更具体而言，涉及一种具有金属栅的半导体器件和制造该半导体器件的方法。

背景技术

以高数据率操作的半导体器件包括NMOSFET和PMOSFET。由于NMOSFET和PMOSFET均以高速操作，就希望NMOSFET的栅电极和PMOSFET的栅电极各具有合适的功函数以具有最优的特性。换言之，NMOSFET的栅电极的功函数可以接近硅导带(conduction band)边缘的能级，且PMOSFET的栅电极的功函数可以接近硅价带(valence band)边缘的能级。在这种情况下，NMOSFET和PMOSFET的沟道可以被形成为表面沟道。因此NMOSFET和PMOSFET均可以高速操作。

图1图示了现有的半导体器件的结构。

参见图1，在半导体衬底11之上形成有隔离层12。隔离层12限定了在半导体衬底11中形成NMOSFET的第一区101和形成PMOSFET的第二区102。在第一区101之上形成有第一栅103，且在第二区102之上形成有第二栅104。第一栅103是通过将二氧化硅(SiO₂)层13A、掺N⁺多晶硅层14A和钨(W)层15A层叠而形成的。第二栅104是通过将二氧化硅(SiO₂)层13B、掺P⁺多晶硅层14B和钨(W)层15B层叠而形成的。

根据上述的现有半导体器件，为了增加驱动电流，将二氧化硅(SiO₂)层13A和13B生长成具有小于的厚度。然而，泄漏电流(leakage current)值可能由于直接隧穿效应(direct tunneling effect)而增加。因此，截止态(off-state)特性可能变差，因而在将该技术应用于低功率移动产品方面存在限制。

另外，为了形成用作栅电极的N⁺掺杂多晶硅层14A和P⁺掺杂多晶硅层14B，现有技术会需要执行复杂的制造工艺，诸如执行多晶硅沉积的工艺、光刻工艺和离子注入工艺。

此外，P⁺掺杂多晶硅层14B的掺杂剂——诸如硼——可能渗入P⁺掺杂多晶硅层14B下方的栅绝缘层中而使泄漏电流增加，所述栅绝缘层为二氧化硅(SiO₂)层13B。

此外，根据现有技术，由于栅电极是由掺杂了N型和P型杂质的多晶硅层形成的，因此栅电极的电阻率高，且NMOSFET和PMOSFET的操作速度会因形成在这种栅电极中的耗尽区而降低。

发明内容

本发明的示例性实施例涉及一种可以降低栅绝缘层的泄漏电流且增加操作电流的半导体器件及其制造方法。

根据本发明的一个示例性实施例，一种半导体器件包括：形成在衬底之上且具有高介电常数的栅绝缘层；形成在栅绝缘层之上的栅电极；以及形成在衬底与栅绝缘层之间且诱发栅电极的功函数偏移的功函数控制层。

功函数控制层可以包括第一层和每单位面积的氧浓度比第一层高的第二层。第一层可以包括二氧化硅层，而第二层可以包括氧化铝层。功函数控制层可以包括第一层和每单位面积的氧浓度比第一层低的第二层。第一层可以包括二氧化硅层，而第二层可以包括氧化镧层。

根据本发明的另一个示例性实施例，一种半导体器件包括：形成在衬底的第一区和第二区之上且具有高介电常数的栅绝缘层；形成在栅绝缘层之上的栅电极；和功函数控制层，所述功函数控制层形成在衬底与栅绝缘层之间且被配置为增加栅电极在衬底的第一区中的功函数并降低栅电极在衬底的第二区中的功函数。

根据本发明的又一个示例性实施例，一种制造半导体器件的方法包括以下步骤：在衬底的第一区之上形成第一功函数控制层；在衬底的第二区之上形成第二功函数控制层；在形成第一功函数控制层和第二功函数控制层之后，在衬底之上形成具有高介电常数的栅绝缘层；在栅绝缘层上形成栅导电层；以及通过刻蚀栅导电层、栅绝缘层、第一功函数控制层和第二功函数控制层而分别在第一区和第二区中形成具有不同功函数的第一栅和第二栅。

第一区可以是形成PMOSFET的区域，而第一栅可以是PMOSFET的栅。第二区可以是形成NMOSFET的区域，且第二栅可以是NMOSFET的栅。

附图说明