[发明专利]具有紧凑指令集架构的微处理器

权利要求书

1.一种RISC处理器，用于执行属于指令集架构的指令，该指令集架构具有至少两种不同的大小，该处理器包括：

指令取出单元，被配置用于每个周期取出至少一条指令；

指令解码单元，被配置用于确定每条所取出的指令的大小，并根据其所确定的大小将每条所取出的指令解码；以及

执行单元，被配置用于执行所解码的指令，其中，所述指令集架构中的指令后向兼容与传统处理器一起使用的编译器。

2.如权利要求1的RISC处理器，其中基于对指令使用情况的统计分析确定指令集架构中特定指令的指令大小。

3.如权利要求2的RISC处理器，其中大小较小的指令被提供用于较常用的指令。

4.如权利要求1的RISC处理器，其中所述指令集架构包括仅具有3种大小的指令。

5.如权利要求3的RISC处理器，其中所述指令集架构包括：

具有16比特的第一组指令；以及

具有32比特的第二组指令。

6.一种通过对现有处理器指令集架构ISA进行编码以创建新的处理器ISA的方法，包括：

利用计算机收集数据，该数据与来自现有ISA的现有指令在一段使用时间上的执行值对应；

利用给定的计算机分析所收集的数据；以及

从现有指令和所述分析重新编码新的ISA的新的指令。

7.如权利要求6的方法，其中所述新的指令具有与现有指令相比较小的比特长度。

8.如权利要求6的方法，其中所述分析包括使用统计分析进行分析。

9.如权利要求6的方法，其中所述执行值包括目标寄存器，并且所述新的指令利用编码来引用精简的目标寄存器集。

10.如权利要求6的方法，其中所述执行值包括立即数值，并且所述新的指令利用编码值来接收精简的可能的立即数值集合。

11.如权利要求10的方法，其中至少一个编码后的值是基于在其上所述新的ISA被编码以被执行的计算机的特定特征的。

12.一种有形计算机可读存储介质，其包括以软件实现的处理器，该处理器包括：

指令取出单元，被配置用于取出第一指令，该第一指令与第一指令集架构ISA相关联；

指令解码单元，被配置用于确定所述第一指令的大小，并根据其所确定的大小将所述第一指令解码；以及

执行单元，被配置用于执行所解码的第一指令，其中所述第一指令的自变量的大小是基于第二指令的统计分析而确定的。

13.如权利要求12的有形计算机可读存储介质，其中所述第二指令与第二ISA相关联。

14.如权利要求12的有形计算机可读存储介质，其中所述统计分析包括：对所述第二指令在一段时间上的使用情况进行分析，以及确定所使用的自变量值的频率。

15.如权利要求12的有形计算机可读存储介质，其中所述统计分析包括所述对第二指令和其他指令在一段时间上的使用情况进行分析，以及确定所述第二指令相比所述其他指令的使用频率。

16.如权利要求12的有形计算机可读存储介质，其中所述执行单元被配置用于执行所解码的第一指令，其中基于所述统计分析从所述第二指令重新编码得到所述第一指令。

17.如权利要求12的有形计算机可读存储介质，其中所述第一指令被配置用于接收编码后的自变量值。

18.如权利要求17的有形计算机可读存储介质，其中所述编码后的自变量值是基于处理器的特征确定的。

19.如权利要求17的有形计算机可读存储介质，其中所述编码后的自变量值为立即数值。

20.如权利要求17的有形计算机可读存储介质，其中所述编码后的自变量为目标寄存器值。