[发明专利]在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺

说明书

技术领域

本发明涉及一种半导体制造工艺，尤其涉及一种通过湿法刻蚀在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺。

背景技术

图1是现有技术中进行器件单元的轻掺杂离子注入的示意图，图2是现有技术中进行静态随机存储器件的轻掺杂离子注入的示意图，请参见图1、图2，现有的常规轻掺杂漏极（Lightly Doped Drain，简称LDD）注入工艺中采用首先进行器件单元（Core）的轻掺杂漏极注入，然后再进行静态随机存储器件（SRAM）的轻掺杂漏极注入，并没有湿法刻蚀调节栅极侧壁层特征尺寸（CD）的工艺，因此不能调节LDD注入宽度，无法针对不同的器件注入不同的宽度，并且没有相应的优化注入顺序。 

发明内容

本发明公开了一种在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，用以解决现有技术中常规轻掺杂漏极注入工艺中没有湿法刻蚀调节栅极侧壁层特征尺寸的工艺，不能调节轻掺杂漏极注入宽度，并且没有相应的优化注入顺序的问题。

本发明的上述目的是通过以下技术方案实现的：

一种在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，一半导体器件上设有第一器件和第二器件，其中，步骤a：进行所述第一器件的轻掺杂漏极注入；步骤b：进行湿法刻蚀，以减小所述第一器件的栅极侧壁以及所述第二器件的栅极侧壁的厚度；步骤c：进行所述第二器件的轻掺杂漏极注入。

如上所述的在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，其中，在所述步骤a之前包括在半导体器件单元上覆盖光刻胶的工艺步骤。

如上所述的在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，其中，所述第一器件暴露在光刻胶的开口中，所述步骤a与步骤b之间还包括去除覆盖在半导体器件的第二器件上的光刻胶的工艺步骤。

如上所述的在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，其中，所述步骤b与步骤c之间还包括在所述第一器件上覆盖光刻胶的工艺步骤。

如上所述的在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，其中，所述第一器件为静态随机存储器件

如上所述的在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺，其中，步骤b之前进行步骤a，以保证扩散至的静态随机存储器件栅极下方的轻掺杂漏极的宽度较小，进而保证静态随进存储器件的低漏电。

如上所述的在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺，其中，步骤b之后进行步骤c，以保证扩散至第二器件栅极下方的轻掺杂漏极的宽度较大。

如上所述的在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺，其特征在于，所述湿法刻蚀采用轻浓度氢氟酸湿法刻蚀。

综上所述，由于采用了上述技术方案，本发明在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺解决了现有技术中常规轻掺杂漏极注入工艺中没有湿法刻蚀调节栅极侧壁层特征尺寸的工艺，不能调节轻掺杂漏极注入宽度，并且没有相应的优化注入顺序的问题，通过将静态随机存储器件的轻掺杂漏极离子注入的顺序提前，完成静态随机存储器件的轻掺杂漏极离子注入后通过湿法刻蚀，减小静态随机存储器件及器件单元的栅极侧壁层的厚度，之后再进行器件单元的轻掺杂漏极离子注入的工艺，在保证了静态随机存储器件的低漏电的前提下，同样保证了器件单元的高性能。

附图说明

图1是现有技术中进行器件单元的轻掺杂离子注入的示意图；

图2是现有技术中进行静态随机存储器件的轻掺杂离子注入的示意图；

图3是本发明在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺的静态随机存储器件的轻掺杂漏极离子注入的示意图；

图4是本发明在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺的进行湿法刻蚀后的结构示意图；

图5是本发明在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺的器件单元的轻掺杂漏极离子注入的示意图；

图6是本发明在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺的流程图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图6是本发明在轻掺杂漏极离子注入中调节栅极侧壁层特征尺寸的工艺的流程图，请参见图6，一种在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺，一半导体器件上设有第一器件和第二器件，如果要使第一器件和第二器件均达到最佳性能，则第一器件与第二器件的轻掺杂漏极注入的宽度不同，第二器件需要的轻掺杂漏极注入宽度要小于第一器件的注入宽度，才能保证两个器件同时达到最佳性能。