[发明专利]记录头有效
| 申请号: | 201110120643.6 | 申请日: | 2011-05-10 |
| 公开(公告)号: | CN102248791A | 公开(公告)日: | 2011-11-23 |
| 发明(设计)人: | 山本辉;岩永周三 | 申请(专利权)人: | 佳能株式会社 |
| 主分类号: | B41J2/135 | 分类号: | B41J2/135 |
| 代理公司: | 北京怡丰知识产权代理有限公司 11293 | 代理人: | 迟军 |
| 地址: | 日本东京都*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 记录 | ||
1.一种记录头,所述记录头包括:
记录元件基板,其具有记录元件以及被配置为控制所述记录元件的驱动的逻辑电路;以及
电气布线部件,其被配置为提供布线层,所述布线层具有第一组的多个端子、第二组的多个端子以及被配置为将所述第一组的端子与所述第二组的端子连接的多条信号线,
其中,所述多条信号线包括逻辑电源线、逻辑接地线以及多条逻辑信号线,所述多条逻辑信号线至少包括第一逻辑信号线和第二逻辑信号线,
并且其中,在所述布线层上,与所述逻辑电源线及所述逻辑接地线中的一个连接的线状图案沿所述第一逻辑信号线及所述第二逻辑信号线布置。
2.根据权利要求1所述的记录头,其中,所述线状图案在所述布线层上布置在所述第一逻辑信号线与所述第二逻辑信号线之间。
3.根据权利要求1所述的记录头,其中,所述第二组的所述多个端子布置成彼此相邻,并且分别与所述第一逻辑信号线和所述第二逻辑信号线连接。
4.根据权利要求1所述的记录头,其中,所述第一组的所述多个端子布置成彼此相邻,并且除了所述第一逻辑信号线和所述第二逻辑信号线之外,所述第一组的多个端子还至少与驱动电源线以及驱动接地线连接。
5.根据权利要求1所述的记录头,其中,所述第一逻辑信号线和所述第二逻辑信号线是时钟信号线或者数据信号线。
6.根据权利要求1所述的记录头,其中,预定信号包括确定驱动所述记录元件的时间段的信号。
7.根据权利要求1所述的记录头,其中,所述逻辑电路包括被配置为存储数据信号的值的存储电路,并且其中,预定信号包括控制所述存储电路的锁存信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳能株式会社,未经佳能株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110120643.6/1.html,转载请声明来源钻瓜专利网。





