[发明专利]一种具有数据处理功能的存储器装置

说明书

【技术领域】

本发明涉及计算机技术领域，特别涉及一种存储器装置。

【背景技术】

存储器或可作为独立芯片，这些芯片包括存储阵列和地址及命令编码，数据传输及电源供给所需的外围设备。这些独立芯片的功能只限于数据存储及检索。到目前为止没有数据处理功能。

需储存大量数据的逻辑芯片有时通过嵌入存储器实现，即在同一硅片上集成存储器阵列作为逻辑电路。这样做在电流消耗及数据吞吐量方面占有优势，因为逻辑电路与存储器之间的通信不必在芯片之间通过连线发送。所有逻辑单元内的数据处理与存储器阵列是分离的，这里存储阵列的功能只限于数据存储及检索。

逻辑芯片领域存在两个主要概念：为特定用途设计的ASIC(专用集成电路)，通过硬件电路实现大部分或所有功能；ASIC允许最快速的执行同时具有最大的芯片集成度，但需要专门设计，仅能够用于有限的领域，同时成本较高。FPGA(现场可编程门阵列)和其他类型的门阵列有时可替代ASIC。FPGA由小逻辑单元，运算器、寄存器链、PLL(锁相环)，时钟发生器等组成，因为高度可配置因此可广泛适用于不同的应用中。配置通过编程查找表和使能多路复用器实现，配置数据将被存入FPGA自带的存储器/寄存器。与ASIC相比，FPGA较慢，结构简单，同时其灵活性的增加是以速度和面积的降低为代价的。因FPGA是利用寄存器或存储器编程的，其功能可多次重新编程，甚至当芯片的一些部分处于运行和激活状态时，逻辑部分可以被重新编程。因此，对于需要实现的结果，可以进行“定制的”配置。

通过高效的并行执行指令(因为硬件是可配置的，硬件可根据特殊用途进行最优配置；与固化的处理器相比，它能更好的解决问题)，如今的FPGA计算能力更强(达到甚至超过了最新一代的英特尔处理器)，但是它只有有限的存储容量(寄存器和/或随机存取存储器组件)。对于需要处理大量数据的应用时，FPGA可配备一个或多个与外部独立的存储设备相互链接的存储接口。

【发明内容】

本发明提供一种具有数据处理功能的存储器装置，其能够在存储器阵列中进行数据预处理，降低数据总线上的通信量，提高整个系统的计算效率。

为了实现上述目的，本发明采用如下技术方案：

一种具有数据处理功能的存储器装置，包括存储阵列及逻辑单元；所述逻辑单元接收所述存储阵列输入的数据，进行处理后再存入所述存储阵列中。

本发明更进一步的改进是：所述存储器装置还包括一数据总线，所述数据总线通过连线电性连接所述存储阵列，所述连线上设有控制连线导通或断开的开关；所述逻辑单元通过数据线电性连接所述存储阵列，所述数据线上设有控制数据线导通或断开的开关。

本发明更进一步的改进是：所述存储器装置还包括若干次级灵敏放大器；所述次级灵敏放大器电性连接所述存储阵列；所述逻辑单元通过数据线电性连接至少一个次级灵敏放大器和存储阵列；所述数据总线通过连线电性连接对应的次级灵敏放大器和存储阵列；连线上的开关设置于数据总线与次级灵敏放大器之间；数据线上的开关设置于逻辑单元与次级灵敏放大器之间。

本发明更进一步的改进是：所述连线上的开关与所述数据线上的开关不同时闭合。

本发明更进一步的改进是：所述存储器装置还包括时序发生器，所述时序发生器用于控制所述连线上的开关和所述数据线上的开关的打开或闭合。

本发明更进一步的改进是：所述逻辑单元包括算术逻辑单元、内部寄存器、控制单元、配置寄存器及数据接口；所述算术逻辑单元连接所述数据接口、配置寄存器、控制单元和内部寄存器；所述控制单元连接所述内部寄存器、配置寄存器和数据接口；所述配置寄存器连接所述内部寄存器。

本发明更进一步的改进是：所述逻辑单元包括多个；所述数据接口包括连接对应次级灵敏放大器的数据接口和连接相邻逻辑单元的数据接口。

本发明更进一步的改进是：所述存储装置还包括行译码器和列译码器；所述存储阵列包括若干存储单元，所述存储单元通过对应的字线连接所述行译码器；所述存储单元通过对应的列选择线连接所述列译码器；所述次级灵敏放大器连接对应的存储单元。

本发明更进一步的改进是：所述时序发生器连接所述列译码器和行译码器；所述时序发生器输出指令给行译码器，控制行译码器激活对应的字线；所述时序发生器输出指令给列译码器，控制列译码器激活对应的列选择线。

本发明更进一步的改进是：所述逻辑单元为功能固化的逻辑单元或可配置的逻辑单元。