[发明专利]一种基于NAND FLASH的系统引导方法和装置

权利要求书

1.一种基于与非闪存NAND FLASH的系统引导装置，包括CPU和NANDFLASH，其特征在于，该装置还包括：逻辑芯片；其中，逻辑芯片转接CPU和NAND FLASH间的输入输出(I/O)总线；CPU的控制管脚与NAND FLASH的控制管脚直接相连，同时接入到逻辑芯片；

所述NAND FLASH，用于预先存储主引导程序和一份或多份备引导程序；

所述CPU，用于在需要进行系统引导时，向NAND FLASH发送读控制命令和原始地址；所述的原始地址为一个在NAND FLASH地址空间范围内的地址；在发送读控制命令和原始地址后，从NAND FLASH中读取引导程序并执行，如果执行成功，则发送定时信号到逻辑芯片，否则不发送定时信号；

所述逻辑芯片，用于预先存储各备引导程序地址相对于原始地址的偏移量；用于等待接收CPU发来的定时信号，并判断是否在预设时间内收到CPU发来的定时信号，如果未收到，若存在未被读取过的引导程序，则发送复位信号到CPU，重启CPU再次尝试进行系统引导，并在CPU重新读取引导程序时，根据预先存储的备引导程序相对于原始地址的偏移量，对CPU向NAND FLASH发送的原始地址进行偏移运算得到一个未被读取过的备引导程序地址，并将所述未被读取过的备引导程序地址发送到NAND FLASH以使CPU读取该未被读取过的备引导程序；若不存在未被读取过的引导程序，则本次系统引导失败。

2.如权利要求1所述的装置，其特征在于，所述逻辑芯片包括：加法单元、地址偏移单元、计时单元、复位单元；

所述加法单元，用于预先存储各备引导程序地址相对于原始地址的偏移量；

所述地址偏移单元，用于在CPU重新读取引导程序时，根据加法单元中存储的备引导程序相对于原始地址的偏移量，对CPU向NAND FLASH发送的原始地址进行偏移运算得到一个未被读取过的备引导程序地址，并将所述未被读取过的备引导程序地址发送到NAND FLASH以使CPU读取该未被读取过的备引导程序；

所述计时单元，用于等待接收CPU发来的定时信号，并判断是否在预设时间内接收到CPU发来的定时信号，如果未收到，向复位单元发送超时信号；

所述复位单元，用于接收到计时单元发来的超时信号后，判断是否还有未被读取过的引导程序，如果是，则向CPU发送复位信号，重启CPU再次尝试进行系统引导，否则，本次系统引导失败。

3.如权利要求2所述的装置，其特征在于，所述逻辑芯片还包括命令解析单元；

所述命令解析单元，用于监控CPU接入到所述逻辑芯片的控制管脚的状态，并根据监控到的控制管脚的状态和CPU向NAND FLASH发送的读控制命令判断当前是否为地址周期，如果是，则向地址偏移单元发送地址周期指示；

所述地址偏移单元，在对CPU向NAND FLASH发送的原始地址进行地址偏移运算之前，进一步用于：判断是否接收到命令解析单元发来的地址周期指示，如果是，则对CPU向NAND FLASH发送的原始地址进行地址偏移运算，否则，将转接的CPU和NAND FLASH间的I/O总线设置为直通模式；所述的直通模式为逻辑芯片对其转接的CPU和NAND FLASH间的I/O总线上传输的数据信息不进行干预时该I/O总线的状态；

所述CPU在其和NAND FLASH间的I/O总线为直通模式时从NANDFLASH中读取引导程序代码。

4.如权利要求3所述的装置，其特征在于，所述计时单元，在等待接收CPU发来的定时信号之前，进一步用于：启动计时功能；在接收到CPU发来的定时信号之后，进一步用于，关闭计时功能。