[发明专利]一种带有正交相位误差校准的二分频器

说明书

技术领域

本实用新型属于射频微波通讯的技术领域，具体涉及其中的本振产生装置。

背景技术

目前，在系统集成度越来越高的要求下，现在几乎所有的收发机都内置本振产生电路。本振产生电路一般包括压控振荡器和锁相环电路以及本振处理电路。本振处理电路一般包括三个方面的内容：一是本振的频率变换，在零中频电路中一般是除二，二是正交信号的产生，三是本振信号的放大，本发明主要涉及处理前两个方面的正交除二分频器。

一般本振的除二分频器包括两类：一是窄带的基于超谐波注入锁定，二是宽带的基于主从D触发器。第一类通过给一个振荡注入一个较强的二倍频信号，牵引振荡器并使之锁定到所注入的信号的1/2频率。这类电路功耗较低，但是存在两个问题：一是工作的频率比较窄，限制了其在现代通信系统的应用，二是电路本身不能产生正交的本振信号，必须使用其他的滤波整相电路，这就会带来本振信号功率的损耗。第二类结构的宽带特性决定了速度和功耗成为一对矛盾，也就是说速度的提高必定以高功耗作为代价。再有，第二类结构信号通路上器件（如两个触发器或者锁存器的器件）不匹配或者联想的不匹配也会引入额外的相位误差，而且还收输入信号的占空比的影响，当占空比不是50%时，正交性能会恶化。本振I，Q两路信号的相位不匹配会严重影响通信系统的收发机性能。

目前常见的本振产生电路的除二分频器，如图1所示，利用两个D锁存器构成的主从式D触发器，然后由D触发器输入和输出相连构成一个高速二分频器，如果输入信号是占空比为50%的全差分信号，则主锁存器和从锁存器的输出信号就是差分的正交信号。

图2所示的是没有相位误差校准的普通SCL二分频器，先以产生I通路信号的主锁存器为例，其中R1、R2为偏置电阻，在CMOS工艺，这两个电阻可以是多晶硅电阻、阱电阻、扩散区有源电阻和工作在线性区的PMOS管；M5、M6两个构成一对NMOS互耦对，形成一个负阻，主要是保持输出信号；M3、M4组成一对差分对，主要是传输、放大输入信号到输出端；M1、M2两个是控制电流源的开关，M1的控制信号为输入时钟CLKp，M2的控制信号为输入时钟的反相信号CLKn。这两个晶体管切换导通，控制着锁存器在传输和保持两个状态间转换。晶体管MI是主锁存器的尾电流源，由外部偏置电路提供控制电压Vbias。

从锁存器的结构和主锁存器一致，其中R3、R4为偏置电阻；M11、M12两个构成一对NMOS互耦对，形成一个负阻，保持输出信号；M9、M10组成一对差分对，主要是传输、放大输入信号到输出端；M7、M8两个是控制电流源的开关，M8的控制信号为输入时钟CLKp，M7的控制信号为输入时钟的反相信号CLKn。晶体管MQ是主锁存器的尾电流源，由外部偏置电路提供控制电压Vbias。由于器件和连线的不匹配，这个二分频器I、Q两路正交信号存在相位失配。

如果二分频器信号通路上器件不匹配或者连线的不匹配会映入额外的相位误差，而且当输入差分信号的占空比不是50%或者不是完全差分信号，正交性能也会恶化，因此需要添加校准电路。

发明内容

本发明要解决的技术问题在于利用主、从触发器构成的二分频器的正交失配问题，提供一种带有正交相位误差校准的二分频器。

为解决上述技术问题，本发明采用的技术方案为：带有正交相位误差校准的二分频器，包括产生I通路信号的主锁存器和产生Q通路信号的从锁存器，所述的主锁存器的尾电流源是由MI1、MI2……MIN这N个NMOS晶体管组成的校准电路，MI1、MI2……MIN这N个晶体管的栅极分别由IB1、IB2……IBN这N个控制信号来控制，从而控制着主锁存器的偏置电流的大小；所述的从锁存器的尾电流源是由MQ1、MQ2……MQN这N个NMOS晶体管组成的校准电路，MQ1、MQ2……MQN这N个晶体管的栅极分别由QB1、QB2……QBN这N个控制信号来控制，从而控制着从锁存器的偏置电流的大小。

本发明通过利用2N位控制字（IB1……IBN和QB1……QBN）分别控制着主锁存器、从锁存器的偏置电流的大小，从而改变I路或着Q路信号的延迟来校准I、Q两路正交信号的相位失配。

所述的控制字控制主锁存器、从锁存器的偏置电流的大小具体推导如下：

如I路信号的相位比Q路信号的相位提前，也就是I路的信号传输延迟T小于Q路的信号传输延迟，两路正交信号产生了相位失配，开始减小I支路（主锁存器）的偏置电流，也就是减小控制字IBN……IB1的值，这样根据下面的电容充放电方程：