[发明专利]一种半导体存储器结构及其制造方法

说明书

技术领域

本发明属于微电子器件技术领域，具体涉及一种半导体存储器结构及其制造方法，特别涉及一种采用隧穿场效应晶体管对相变存储器和阻变存储器进行控制的半导体存储器结构及其制造方法。

背景技术

Flash浮栅存储器是能实现断电保存信息的一种半导体存储器件。图1为现有技术一个半导体存储器器件的等效电路图。如图1所示，存储器件由晶体管313和存储单元314组成，并且晶体管313和存储单元314被串联连接在位线315和源电位312之间，字线311用于晶体管313的开关控制。要存取存储单元314中的储存的数据时，字线311施加电压于晶体管313，且开启晶体管313，同时，位线315施加电压于存储单元314，使得一读取电流经过存储单元314及晶体管313。基于输出电流的大小，储存在存储单元314中的数据得以被读取。

随着集成电路器件技术的不断发展，半导体器件的尺寸不断缩小，使得集成电路的设计朝着片上系统集成（SOC）的方向发展，而实现SOC的一个关键技术就是低功耗、高密度、存取速度快的片上存储器的集成。如今的集成电路器件技术已经处于30nm左右，但是传统Flash浮栅存储器由于耦合比和电压较高等问题，很难缩小到30nm以下，因此新型的Flash浮栅存储器的开发成为了当前研究的热点。相变存储器和阻变存储器都可以作为新型的存储器。

相变存储器（phase change memory）是利用硫族化合物在晶态和非晶态时的巨大导电性差异来存储数据的。相变硫族化物在由无定形相转向结晶相时会表现出可逆的相变现象，在无定形相时，材料是高度无序的状态，不存在结晶体的网格结构。在此种状态下，材料具有高阻抗和高反射率。相反地，在结晶相，材料具有规律的晶体结构，具有低阻抗和低反射率。相变存储器利用的就是两相间的阻抗差。由电流注入产生的剧烈的热量可以引发材料的相变。相变后的材料性质由注入的电流、电压及操作时间决定。与传统的Flash浮栅存储器相比，相变存储器具有更快的写入和擦除速度和更好的缩放比例。

阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。通常的阻变材料具有高阻和低阻两种状态。与当前大多数半导体存储器的存储原理相同，阻变存储器并不依靠电容式结构中所存储的电荷量来存储信息，而是依靠材料本身的电阻率的改变来存储信息。由于材料本身的电阻率与材料的尺度无关，因此理论上阻变存储器的存储性能并不会随着器件尺寸的缩小而退化。这就决定了阻变存储器潜在的集成能力远远高于当前主流的Flash浮栅存储器。另一方面，阻变存储器的器件结构简单，可以非常容易地实现与现有的CMOS生产工艺的集成。

但是相变存储器和阻变存储器都需要较大的擦写电流，因此需要特殊的阵列存取器件对其进行擦写。

发明内容

本发明的目的在于提出一种可以用较小的电流对半导体存储器进行读、写等操作的半导体存储器结构。

本发明提出的半导体存储器结构，包括至少一个电阻可变的存储单元和一个用于对半导体存储器进行操作的隧穿场效应晶体管结构；其中，所述的隧穿场效应晶体管包括至少一个源极、一个漏极，一个低掺杂沟道区和一个栅极，所述隧穿场效应晶体管的栅极连至字线，源极连至源线，可变电阻的两端分别连至位线和所述隧穿场效应晶体管的漏极。

所述的隧穿场效应晶体管的漏区处于一个垂直于水平表面的平台结构的顶部，该平台结构采用的是半导体衬底材料，所述的源极处于所述平台结构底部向外延伸的衬底内，所述的低掺杂沟道区处于所述漏极与源极之间，所述的栅极将该平台结构的低掺杂区以下的部位覆盖以控制通过沟道区域的源极与漏极之间的电流大小。

所述的电阻可变的存储器单元由相变材料构成或者阻变材料构成，并且所述的电阻可变的存储器单元与所述隧穿场效应晶体管的源极或者漏极相连，所述隧穿场效应晶体管的栅极可以控制通过所述存储器单元的电流，从而实现对该存储器单元的读写操作。

所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的栅极叠层包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物，所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON或Al₂O₃，或者它们之中几种的混合物。并且，所述的栅极导电层环绕在垂直的低掺杂沟道区周围形成边墙结构。