[发明专利]超级结器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。

背景技术

超级结结构的器件通过利用N/P交替配列的结构来代替传统VDMOS中的N漂移区，它结合业内熟知的VDMOS工艺，就可以制作得到超级结结构的MOSFET，它能在反向击穿电压与传统的VDMOS一致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。该薄层中P型杂质的载流子分布和N型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。一般器件设计中都采用使交替的P/N薄层即P型薄层和N型薄层中达到最佳的电荷平衡以得到器件的最大的反向击穿电压，但这样的条件下器件的电流处理能力不够。为了改善以上性能，有一种做法是在多次外延的工艺中使所述P型薄层的P型杂质浓度在垂直于硅基片表面的方向上提供一种不均匀的分布。

现有这种由在垂直方向上掺杂不均匀的P型外延层组成所述P型薄层的结构虽然能够提高器件的电流处理能力，但是具有如下需改进之处：在外延层中注入不均匀的P型杂质的工艺方法会使整个器件的各所述P型薄层的P型杂质间的不均匀度也会增加，会造成各P/N薄层单元的反向电压下的电场分布的不均匀，从而使反向击穿电压减小。采用多次外延生长的工艺还会增加制造成本，且不均匀的外延掺杂的控制精度不高，会使产品的良率降低。

发明内容

本发明所要解决的技术问题是提供一种超级结器件，能改善器件的大电流处理能力(EAS)并提高器件的反向击穿电压的均匀性、提高器件的可靠性并通过提高制造工艺的稳定性降低成本。

为解决上述技术问题，本发明提供的超级结器件形成于基片上，所述基片上形成有N型外延层，超级结器件包括形成于所述N型外延层中的交替排列的P型薄层和N型薄层，由一个所述P型薄层和一个所述N型薄层组成的单元的总宽度保持不变，所述N型薄层的杂质浓度均匀，在垂直所述基片的方向上，所述P型薄层分为上下相连的上部P型薄层和下部P型薄层、所述N型薄层分为上下相连的上部N型薄层和下部N型薄层；所述下部P型薄层由填充于沟槽中的P型硅组成，或者所述下部P型薄层由形成于所述N型外延层中的P型掺杂区组成；所述上部P型薄层由宽度大于所述下部P型薄层、浓度等于所述下部P型薄层的形成于所述N型外延层中的P型掺杂区组成，或者所述上部P型薄层由宽度大于或等于所述下部P型薄层、浓度大于或等于所述下部P型薄层的填充于沟槽中的P型硅组成；所述上部P型薄层的P型杂质的载流子总量大于或等于同一水平位置的所述上部N型薄层的N型杂质的载流子总量，所述下部P型薄层的P型杂质的载流子总量小于或等于同一水平位置的所述下部N型薄层的N型杂质的载流子总量。

为解决上述技术问题，本发明提供第一种超级结器件的制造方法，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：

步骤一、在N+基片上外延生长一层N型外延薄层。

步骤二、通过光刻在所述N型外延薄层中定义出P型掺杂区的位置并注入P型杂质。

步骤三、重复步骤一和步骤二的工艺，得到由多层所述N型外延薄层组成的下部N型外延层，由形成于形成于各所述N型外延薄层中的P型掺杂区相连接组成所述下部P型薄层，在所述下部N型外延层中形成交替排列的下部P型薄层和下部N型薄层，所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量。

步骤四、在所述下部N型外延层上外延生长形成上部N型外延层，由所述下部N型外延层和所述上部N型外延层组成N型外延层。

步骤五、利用光刻和刻蚀在所述上部N型外延层中形成沟槽图形；所述沟槽的位置位于各所述下部P型薄层的上方。

步骤六、在所述沟槽中填充P型硅，之后将所述上部N型外延层的表面上的所述P型硅去除，由形成于所述沟槽中的所述P型硅组成所述上部P型薄层，在所述上部N型外延层中形成交替排列的上部P型薄层和上部N型薄层，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。

进一步改进是，步骤五中所述沟槽的宽度大于或等于所述P型掺杂区的宽度，步骤六中所述P型硅的浓度大于或等于所述P型掺杂区的浓度。

为解决上述技术问题，本发明提供第二种超级结器件的制造方法，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：

步骤一、在N+基片上外延生长形成N型外延层。