[发明专利]减少多相位TDI CCD像移的时序控制方法

说明书

技术领域

本发明涉及一种时间延迟积分电荷耦合器件的时序控制方法，具体涉及一种适用于遥感成像系统，可减少多相位时间延迟积分电荷耦合器件像移的时序控制方法。

背景技术

时间延迟积分电荷耦合器件(Time Delay Integration Charge Coupled Device，TDI CCD)摄影时多行光敏元件对同一景物多次曝光，在低照度的情况下也能获得高信噪比的图像，解决了小相对孔径、长焦距相机曝光不足的问题，因此在航空、航天遥感成像领域得到了广泛的应用。实际工作中多相位TDI CCD电荷转移运动是离散的，且移动速度是不均匀的，而景物像点的运动为连续的，由此亦产生了像移，降低了遥感成像系统的成像质量。

图1是公知四相位TDI CCD的结构示意图，主要包含光敏像元阵列1、暗像元阵列2、传输闸3、水平移位寄存器4以及电荷读出电路5。

光敏像元阵列1与暗像元阵列2电荷转移方式相同，图2是四相位TDI CCD垂直方向的电荷转移示意图，所述垂直方向包含光敏像元阵列1和暗像元阵列2；第一个像元位置为i行j列，第二个像元位置为i+1行j列。四相位TDI CCD每个像元由四个相位信号CI1、CI2、CI3、CI4控制，图3为图2对应的时序操作图。在T1周期内，CI1为低电平，CI2、CI3、CI4为高电平，这样在CI2、CI3、CI4下形成一个耗尽层，电荷保持在该表面之下，CI1成为电势阻挡层，使电荷维持在CI2、CI3、CI4之下，在T8、T1相位变换时电子沿着硅表面由相位CI2、CI3下的势井完全迁移到相位CI2、CI3、CI4下的势井；在T2周期内，CI1、CI2为低电平，CI3、CI4为高电平，CI3、CI4下形成一个耗尽层，电荷保持在该表面之下，CI1、CI2成为电势阻挡层，使电荷维持在CI3、CI4之下，在T1、T2相位变换时电子沿着硅表面由相位CI2、CI3、CI4下的势井完全迁移到相位CI3、CI4下的势井；在T3周期内，CI2为低电平，CI3、CI4、CI1为高电平，CI3、CI4、CI1相位下形成一个耗尽层，电荷保持在该表面之下，CI2成为电势 阻挡层，使电荷维持在CI3、CI4、CI1之下，在T2、T3相位变换时电子沿着硅表面由相位CI3、CI4下的势井完全迁移到相位CI3、CI4、CI1下的势井；在T4周期内，CI2、CI3为低电平，CI4、CI1为高电平，CI4、CI1相位下形成一个耗尽层，电荷保持在该表面之下，CI2、CI3成为电势阻挡层，使电荷维持在CI4、CI1之下，在T3、T4相位变换时电子沿着硅表面由相位CI3、CI4、CI1下的势井完全迁移到相位CI4、CI1下的势井；在T5周期内，CI3为低电平，CI4、CI1、CI2为高电平，CI4、CI1、CI2相位下形成一个耗尽层，电荷保持在该表面之下，CI3成为电势阻挡层，使电荷维持在CI4、CI1、CI2之下，在T4、T5相位变换时电子沿着硅表面由相位CI4、CI1下的势井完全迁移到相位CI4、CI1、CI2下的势井；在T6周期内，CI3、CI4为低电平，CI1、CI2为高电平，CI1、CI2相位下形成一个耗尽层，电荷保持在该表面之下，CI3、CI4成为电势阻挡层，使电荷维持在CI1、CI2之下，在T5、T6相位变换时电子沿着硅表面由相位CI4、CI1、CI2下的势井完全迁移到相位CI1、CI2下的势井；在T7周期内，CI4为低电平，CI1、CI2、CI3为高电平，CI1、CI2、CI3相位下形成一个耗尽层，电荷保持在该表面之下，CI4成为电势阻挡层，使电荷维持在CI1、CI2、CI3之下，在T6、T7相位变换时电子沿着硅表面由相位CI1、CI2下的势井完全迁移到相位CI1、CI2、CI3下的势井；在T8周期内，CI4、CI1为低电平，CI2、CI3为高电平，CI2、CI3相位下形成一个耗尽层，电荷保持在该表面之下，CI4、CI1成为电势阻挡层，使电荷维持在CI2、CI3之下，在T7、T8相位变换时电子沿着硅表面由相位CI1、CI2、CI3下的势井完全迁移到相位CI2、CI3下的势井。一个行转移周期包含8个相位变换过程，即T1、T2、T3、T4、T5、T6、T7、T8，总时间为t1。