[发明专利]一种多核处理器核间通信方法及其电路结构

权利要求书

1.一种多核处理器核间通信方法，其特征在于：

(1) 处理器核间通信通过扩展寄存器、先入先出队列与数据路由阵列三个电路模块实现，三个电路模块共同构成数据通信链路的三个层次；

(2) 扩展寄存器电路模块用于实现处理器功能电路模块与先入先出队列电路模块的数据通信，核间通信控制电路模块通过控制扩展寄存器电路模块和处理器功能电路模块的行为，实现两者之间的数据通信；这为数据通信链路的第一层次；

(3) 先入先出队列电路模块用于实现扩展寄存器电路模块与数据路由阵列电路模块之间的数据通信，该数据通信为跨时钟域数据通信，这为数据通信链路的第二层次；

(4) 数据路由阵列电路模块用于与其他处理器核的同类型模块互联，共同组成多核处理器数据互联网络，实现数据在网络上的交互，这为数据通信链路的第三层次；同时，该数据路由阵列电路模块与第二层次的先入先出队列电路模块进行数据交互，建立起完整的数据通信链路，实现多核处理器的核间通信。

2.根据权利要求1所述的多核处理器核间通信方法，其特征在于：所述扩展寄存器电路模块，在传统寄存器电路结构基础上添加有多核处理器核间通信地址映射单元，该地址映射单元将核间通信数据写地址和数据读地址映射在寄存器单元地址上，从而通过访问寄存器地址实现核间通信，使得寄存器电路模块成为处理器功能电路模块与外部进行数据通信的媒介。

3.根据权利要求2所述的多核处理器核间通信方法，其特征在于：所述地址映射单元，还用于核间通信的先入先出队列电路访问地址与寄存器单元地址绑定并实现映射。

4.一种多核处理器核间通信电路结构，其特征在于：电路结构包括四个主要电路模块和一个辅助电路模块；四个主要电路模块分别为处理器功能电路模块、扩展寄存器电路模块、先入先出队列电路模块与数据路由阵列电路模块，一个辅助电路模块为核间通信控制电路模块；电路结构分为三个数据链路层次，其中，处理器功能电路模块、扩展寄存器电路模块和核间通信控制电路模块为数据链路第一层次；先入先出队列电路模块为数据链路第二层次；数据路由阵列电路模块为数据链路第三层次；

       在该核间通信的三个数据链路层次中，第一层次和第二层次各自独立不可互相访问；不同核之间的数据通信由处理器核将数据依次通过数据链路的第一层次、第二层次到达第三层次，然后由数据链路第三层次中的数据路由阵列电路模块与其他处理器核的对应模块进行通信；

处理器功能电路模块通过扩展寄存器电路模块与外部进行数据通信，扩展寄存器电路模块将核间通信地址映射到寄存器地址上，使得处理器功能电路模块能够通过访问寄存器地址实现对核间通信地址的访问；先入先出队列电路模块负责跨时钟域的数据交互，对应核间通信地址分别拥有一个读地址端口和写地址端口；数据路由阵列电路模块是通信链路的最上层，不同处理器核的各个数据路由阵列电路模块按照特定的拓扑结构相互连接，构成多核处理器片上网络，为核间数据通信提供通道。

5.根据权利要求4所述的多核处理器核间通信电路结构，其特征在于：在数据链路第一层次中，扩展寄存器电路模块和处理器功能电路模块之间的数据交互在核间通信控制电路模块控制下完成。

6.根据权利要求4所述的多核处理器核间通信电路结构，其特征在于：所述扩展寄存器电路模块，在传统寄存器电路结构基础上添加有多核处理器核间通信地址映射单元，该地址映射单元将核间通信数据写地址和数据读地址映射在寄存器单元地址上，从而通过访问寄存器地址实现核间通信，使得寄存器电路模块成为处理器功能电路模块与外部进行数据通信的媒介。

7.根据权利要求6所述的多核处理器核间通信电路结构，其特征在于：所述地址映射单元用于核间通信的先入先出队列电路访问地址与寄存器单元地址绑定并实现映射。

8.根据权利要求7所述的多核处理器核间通信电路结构，其特征在于：所述处理器功能电路模块包括处理器运算单元、处理器控制电路单元、处理器数据存储器和处理器指令存储器；在处理器控制电路单元控制下，处理器运算单元从处理器指令存储器中读取指令，从处理器数据存储器或扩展寄存器电路模块中读取数据，按照指令进行相应的运算，并将运算结果发送到数据存储器或扩展寄存器电路模块中。