[发明专利]冷MOS超结结构的制造方法以及冷MOS超结结构无效
| 申请号: | 201110087263.7 | 申请日: | 2011-04-08 |
| 公开(公告)号: | CN102184859A | 公开(公告)日: | 2011-09-14 |
| 发明(设计)人: | 永福;陈雪萌;龚大卫 | 申请(专利权)人: | 上海先进半导体制造股份有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈亮 |
| 地址: | 20023*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | mos 结构 制造 方法 以及 | ||
技术领域
本发明涉及半导体制造技术领域,具体来说,本发明涉及一种冷MOS超结结构的制造方法以及一种冷MOS超结结构。
背景技术
功率MOSFET以其输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等特性被普遍用于中低功率变换和控制领域。虽然功率MOS器件在功率处理能力上已经得到了惊人的提高,但在高压领域中由于导通电阻Ron的原因,使得功率MOS器件的导通损耗随着耐压的提高而急速上升。为了提高耐压、降低导通损耗,一系列的新结构、新技术应运而生。而其中用来提高功率MOS器件性能的超结(Super Junction)技术在高压领域的作用非常显着,吸引了大批器件供应商投入资金研发,目前已经成功开发出平面冷MOS并且已经投入商业应用。
冷MOS(Cool MOS),又名Super Junction MOSFET(超结MOSFET),最先由成都电子科技大学陈星弼院士所发明,后转让给德国英飞凌公司。作为功率MOSFET领域里程碑的新型器件,Cool MOS打破了传统功率MOSFET的理论极限,于1998年问世并很快走向市场。
与普通高压MOSFET相比,Cool MOS由于采用新的耐压层结构,利用了超结的概念,在几乎保持功率MOSFET所有优点的同时,又有着极低的导通损耗,发热量非常低,另外还能够显着减小芯片面积,于是就称为Cool MOS。在此以600伏的功率晶体管为例,使用具有超结结构的Cool MOS的导通电阻只有相同面积的传统功率晶体管的20%。而且其输出电容、输入电容也同步降低,器件的工作频率特性得到了提高。
在现有技术中,超结结构的制备主要是使用一种多次注入、多层外延形成超结的方法。图1为现有技术中一个使用多次注入、多层外延形成超结结构的剖面结构示意图。如图所示,这种方法通过在N型硅衬底100上逐层外延,在每一层N型外延层101~103上分别使用离子注入P型杂质的方式相应地逐层形成同一水平位置的P阱104~106。然后用炉管工艺作推进,使N型外延层101~103中的P阱104~106的范围扩大开来,同一水平位置的P阱104~106上下串联起来形成一种“糖葫芦”形状,获得超结结构。
可见,传统的超结结构的制备中需要经过多次光刻、离子注入、推进以及外延生长,工艺复杂而且成本非常高昂。另外,依此方法形成的具有“糖葫芦”形状的超结结构具有接合面不均匀的缺点,这容易造成冷MOS器件工作时发生漏电现象,从而降低器件的电学性能。
发明内容
本发明所要解决的技术问题是提供一种冷MOS超结结构的制造方法以及一种冷MOS超结结构,能够避免传统的超结结构的制备中需要多次光刻、离子注入、推进以及外延生长等复杂工艺,有效降低了制造成本,并且克服了传统的“糖葫芦”形状的超结结构接合面不均匀的缺点。
为解决上述技术问题,本发明提供一种冷MOS超结结构的制造方法,包括步骤:
提供N型半导体衬底;
在所述N型半导体衬底上形成N型外延层;
在所述N型外延层上刻蚀出深沟槽;
在所述深沟槽中淀积重掺杂的多晶硅,填满所述深沟槽;
将所述重掺杂的多晶硅中的杂质扩散到所述N型外延层中,形成杂质扩散区。
可选地,所述N型半导体衬底为N型重掺杂半导体衬底。
可选地,所述深沟槽的宽度为0.4~3μm,深度为10~80μm,与所述N型外延层之间的角度为80~90度。
可选地,所述重掺杂的多晶硅为P型。
可选地,所述杂质扩散是在1000~2000℃下作推进来完成的。
可选地,所述杂质扩散区的深度为0.5~5μm。
相应地,本发明还提供一种冷MOS超结结构,包括位于N型半导体衬底上的N型外延层,所述N型外延层上刻蚀有深沟槽,所述深沟槽中淀积有重掺杂的多晶硅并填满所述深沟槽,所述深沟槽外侧包围有渗透到所述N型外延层中的杂质扩散区。
可选地,所述N型半导体衬底为N型重掺杂半导体衬底。
可选地,所述深沟槽的宽度为0.4~3μm,深度为10~80μm,与所述N型外延层之间的角度为80~90度。
可选地,所述重掺杂的多晶硅为P型。
可选地,所述杂质扩散区的深度为0.5~5μm。
与现有技术相比,本发明具有以下优点:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司,未经上海先进半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110087263.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于连接螺纹杆件的快速装卡装置
- 下一篇:拖车锁的改良锁体
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





