[发明专利]融合架构处理器芯片

说明书

技术领域

本发明涉及一种处理器芯片，尤其是涉及一种可降低面积和成本的处理器芯片，属于电子芯片技术领域。

背景技术

目前电子产品需要使用多颗芯片来完成其被赋予的相应的任务，多芯片中的每一颗芯片都有其独立的处理器架构，并且使用了大约几亿只晶体管加以实现，例如应用处理器采用RISC架构，多媒体处理器采用DSP架构，无线通信处理器采用通信DSP架构等。因为各个芯片独自存在，其以晶体管为基本构成单元的硬件资源在芯片之间就无法共享、共用。例如智能手机使用无线局域网上网时，其无线局域网芯片在工作，但其3G无线广域网芯片就不在工作，其芯片上集成电路的晶体管硬件资源此时就没有被利用因而造成资源的浪费。目前和本发明最接近的技术方案是基于系统芯片(即SoC)的单芯片集成技术，该技术采用拼装式集成的方式，把本来属于不同芯片的多个处理器放在一颗芯片上，所以系统芯片的面积是其集成的多个芯片的面积总和，因为芯片的成本与芯片的面积成正比关系，所以系统芯片与多芯片的解决方案在芯片成本上没有质的区别，晶体管硬件资源浪费的情况是同样存在的。

另外，现有芯片技术电子产品每增加一项新的功能，都要多增加一块新的芯片，或在系统芯片上拼装式地集成一块新的芯片架构及其面积，比如要使得手机接收数字电视，就必须在手机上再增加一块新的数字电视接收芯片或在系统芯片上增加相应的芯片面积，若手机没有在收看数字电视而是在执行别的任务，该数字电视接收芯片上的上亿只晶体管的资源就没有被有效利用从而造成硬件资源的浪费。

无论是多芯片解决方案，还是基于拼装式集成的系统芯片技术方案，都因为芯片上的集成电路晶体管在不同处理器之间无法共享而造成硬件资源的浪费，从而使得芯片总的面积较大，因而造成成本过高。

发明内容

本发明所要解决的技术问题是：集成电路晶体管在不同处理器之间无法共享而造成硬件资源的浪费，从而使得芯片总的面积较大，所以，降低多芯片电子产品所需要的芯片数目，或大幅降低系统芯片的芯片面积，降低成本是目前急需解决的技术问题。

为解决上述技术问题，本发明提供一种融合架构处理器芯片，其特征在于：包括融合多种架构处理器的共用数据内存和共用指令内存，多模指令解码部件解释不同架构处理器的指令集，并输出数据和控制信号至共用寄存器和运算器，使得融合架构处理器能够正确执行在不同架构处理器上运行的所有程序，所述多模指令解码部件和运算器上的汇排流的级数＝原先分立的处理器的指令解码部件和运算器上的汇排流的级数×分立的不同架构处理器数量。

前述的融合架构处理器芯片，其特征在于：所述共用数据内存包括应用处理器的数据内存、多媒体数字信号处理器的数据内存和通信数字信号处理器的数据内存，所述共用指令内存包括应用处理器的指令内存、多媒体数字信号处理器的指令内存和通信数字信号处理器的指令内存。

前述的融合架构处理器芯片，其特征在于：所述共用寄存器包括应用处理器的寄存器、多媒体数字信号处理器的寄存器和通信数字信号处理器的寄存器。

前述的融合架构处理器芯片，其特征在于：所述运算器包括共用运算器和特殊运算器，所述共用运算器包括应用处理器、多媒体数字信号处理器和通信数字信号处理器中的运算器的共性部分，所述特殊运算器包括应用处理器的运算器中的特殊运算部分和数字信号处理的运算器中的特殊运算部分。

前述的融合架构处理器芯片，其特征在于：所述执行的不同架构处理器上的程序包括RISC架构的汇编程序和相应的软件，DSP架构的汇编程序和相应的软件，和x86架构的汇编程序和相应的软件。

前述的融合架构处理器芯片，其特征在于：所述执行的RISC架构处理器上的程序包括ARM架构的汇编程序和相应的软件和MIPS架构的汇编程序和相应的软件。

本发明所达到的有益效果：

本发明提出了晶体管复用率的概念和技术实施方法，并以此为基础阐明了融合架构处理器芯片的具体技术方案，该方案使得电子产品系统在调用不同功能时，比如不论是数字多媒体应用，还是无线上网，都会使用(即复用)同样的晶体管，从而提升芯片上晶体管的利用率(即复用率)，因此避免了现有多芯片解决方案或拼装式系统芯片技术带来的晶体管硬件资源浪费的问题。基于该融合架构技术方案的芯片可替代多颗芯片，或极大地降低目前拼装式系统芯片的面积和成本，从而大幅度地降低电子产品尤其是高端电子产品的造价和成本。

附图说明

图1为现有的精简指令集应用处理器结构示意图；

图2为现有的多媒体数字信号处理器结构示意图；

图3为现有的通信数字信号处理器结构示意图；