[发明专利]制作半导体器件的方法

说明书

技术领域

本发明涉及半导体器件制造工艺，特别涉及一种制作半导体器件的方法。

背景技术

当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间高性能、高密度的连接不仅在单个互联层中互连，而且要在多层之间进行互连。因此，通常采用多层互连结构，特别是利用双镶嵌（dual-damascene）工艺形成的多层互连结构，其预先在层间介电层中形成沟槽（trench）和孔（via），然后用导电材料例如铜（Cu）填充上述沟槽和孔。最后，在顶金属层上形成铝布线层，以使器件中的互联结构都连接到表层的铝布线层。

图1A为现有的采用双镶嵌工艺形成的互连结构的截面图。如图1A所示， 该互连结构形成在多层层间介电层110、130和150中，层间介电层110、130和150依次沉积在半导体衬底（未示出）上。底金属层110b、中间金属层130b以及顶金属层150b分别形成于层间介电层120、130和150中。在互连结构中可能会包含多个中间金属层130b以及多个包围该中间金属层130b的层间介电层130。形成在层间介电层110中的接触孔110a用于连接底金属层110b以及形成在半导体衬底表面的元件（未示出）。同样地，形成在层间介电层130和150中的通孔130a和150a用于连接底金属层110b和中间金属层130b以及中间金属层130b和顶金属层150b。当该互连结构中包含多个中间金属层130b时，通孔130a还用于连接相邻的两个中间金属层130b。在顶金属层150b上形成有铝布线层170，该铝布线层170包括钝化层171-174以及铝焊盘（Al pad）170a。

图1B示出了制作图1A中示出的顶金属层150b过程中的截面图。如图1B所示，首先，在层间介电层130上首先形成较薄的刻蚀停止层151，该刻蚀停止层151的材料通常为氮化硅；然后在刻蚀停止层151上形成较厚的介电材料层152，该介电材料层152的材料通常为不掺杂的硅玻璃（USG）；然后，在介电材料层152上形成硬掩膜层153，所述硬掩膜层153的材料通常为氮氧化硅；最后，在硬掩膜层153上形成具有图案的光刻胶层，并经曝光、显影等步骤在层间介电层150中形成通孔和沟槽，然后在通孔和沟槽中填充Cu以形成顶金属层（未示出）。

为了减小互连金属间的寄生电容，层间介电层130通常是由介电常数较小的材料制成，例如，黑钻石（black diamond，BD）等。然而，由于黑钻石与氮化硅之间的应力分布不均匀，导致刻蚀停止层151与层间介电层130之间的黏附性较差。当在刻蚀停止层151上再形成较厚的介电材料层152时，在刻蚀停止层151中很容易形成剥落源。在随后形成介电材料层152的过程中，刻蚀停止层151会在整个半导体衬底的边缘区域产生剥落，剥落颗粒会进一步嵌在介电材料层152中，而在介电材料层152中形成剥落缺陷，最终很可能导致介电材料层152也出现剥落现象。这些剥落缺陷以及剥落颗粒将会对后续工艺产生很大影响，并降低芯片的良品率。

因此，需要提供一种制作半导体器件的方法，以避免在形成顶金属层的过程中，在层间介电层中形成剥落缺陷或者可能发生的剥落现象，防止剥落缺陷和剥落现象对后续工艺产生影响，进而提高芯片的良品率。

发明内容

为了避免在形成顶金属层的过程中，在层间介电层中形成剥落缺陷或者可能发生的剥落现象，本发明提出一种制作半导体器件的方法，包括：提供半导体衬底和形成在所述半导体衬底上的中间金属层；在所述中间金属层上形成顶金属层的刻蚀停止层；对所述半导体衬底进行烘烤步骤；使用冲洗剂对所述刻蚀停止层进行冲洗步骤；在所述刻蚀停止层上形成介电材料层。

优选地，所述方法还包括在所述介电材料层中形成通孔和顶金属层的步骤。

优选地，所述烘烤步骤的烘烤温度与形成所述介电材料层的温度相同。

优选地，所述烘烤步骤的烘烤时间与所述介电材料层的形成时间相同。

优选地，所述介电材料层的材料为等离子体增强氧化物。

优选地，所述离子体增强氧化物为不掺杂的硅玻璃或含氟的硅玻璃。

优选地，所述烘烤温度为350^oC-450^oC。

优选地，所述烘烤温度为380^oC-420^oC。

优选地，所述烘烤时间为50-250秒。

优选地，所述烘烤时间为100-200秒。